《利用高压VCO设计高性能锁相环》由会员分享，可在线阅读，更多相关《利用高压VCO设计高性能锁相环（4页珍藏版）》请在金锄头文库上搜索。
1、利用高压 VCO 设计高性能锁相环作者：Austin Harney简介“锁相环”(PLL) 是现代通信系统的基本构建模块。PLL 通常用在无线电接收机或发射机中，主要提供“本振”(LO) 功能；也可用于时钟信号分配和降噪，而且越来越多地用作高采样速率模数 (A/D) 转换的时钟源。随着集成电路加工中功能器件的尺寸缩小，器件电源电压也呈下降趋势，包括 PLL 和其它混合信号功能所用的电源。然而，PLL 的关键元件“压控振荡器”(VCO) 的实用技术要求并未随之大幅降低。许多高性能 VCO 设计仍然采用分立电路来实施，可能要求高达 30 V 的电源电压。这就给当今的 PLL 或 RF 系统设计师提
2、出了挑战：低压 PLL IC 如何与高压 VCO 实现接口。电平转换接口通常利用有源滤波电路来实施，这将在下文讨论。本文将分析说明 PLL 的基本原理，考察采用高压 VCO 的 PLL 设计的当前技术水平，讨论典型架构的利弊，并介绍高压VCO 的一些替代方案。PLL 基本原理锁相环（图 1）是一个反馈系统，其中相位比较器或鉴相器驱动反馈环路中的 VCO，使振荡器频率（或相位）精确跟踪所施加的参考频率。通常需要用滤波电路，对正/负误差信号求积分并使之平坦，以及提高环路稳定性。反馈路径中常包含分频器，使输出频率（VCO 的范围内）为参考频率的倍数。分频器的频率倍数N可以是整数，也可以是小数，PLL
3、 相应地称为“整数 N 分频 PLL”或“小数 N 分频 PLL”。图 1. 基本锁相环PLL 是负反馈控制环路，因此达到均衡时，频率误差信号必须为零，以便在 VCO 输出端产生精确且稳定的频率 N FREF。PLL 有多种实施方法，根据所需频率范围、噪声和杂散性能以及物理尺寸，可以采用全数字式、全模拟式或混合电路。目前，高频（或 RF）PLL 的常用架构既含有全数字式模块，如反馈分频器和鉴相器等，也含有高精度模拟电路，如电荷泵和 VCO 等。混合信号 PLL 的主要特点包括：参考频率1. ：稳定、精确的基准频率，RF 输出将锁相于该频率；通常源于晶振或温度控制晶体振荡器 (TCXO)。鉴频鉴
4、相器2. (PFD)：从参考信号和反馈信号中产生相位误差信号。电荷泵3. ：将误差信号转换为与相位误差成比例的正/负电流脉冲串。环路滤波器4. ：对来自电荷泵的电流脉冲求积分，向 VCO 调谐端口提供干净的电压。VCO5. ：根据调谐端口上的电压 (Vtune)，输出一个频率。VCO 具有增益 KV，用 MHz/V 表示。VCO 输出频率与输入控制电压的基本关系表达式为fo= fc+ Kv(Vtune)，其中 fc为 VCO 偏移频率。N 分频器6. ：将输出频率倍除为 PFD 或参考频率。可以简单地采用整数倍除，也可以采用小数倍除（小数 N 分频器），采用后者的越来越多。小数分频器的实施很简
5、单，只需切换整数分频器的除数便可获得小数平均值（例如，要获得平均值 4.25，可以计数到 4 三次并计数到 5 一次；这样就计数了 17 个脉冲，并生成了 4 个脉冲，因此频率比为 17/4 = 4.25）。实践中，借助高分辨率噪声整形转换器所用的技术可以实现更好的效果。因此，小数方法通常采用-结构实施，它具有杂散频率少的优势。图 2 显示了当前器件的高度集成电路示例，这是集成 VCO 的小数 N 分频 PLL IC ADF4350 宽带频率合成器的框图，其输出频率范围为 137.5 MHz 至 4400 MHz。（集成 VCO 的宽带宽PLL 部分简要描述了其功能。）限制 PLL 性能的主要
6、特性有相位噪声、杂散频率和锁定时间。相位噪声：相当于时域中的抖动，相位噪声是振荡器或 PLL 噪声在频域中的表现。它是 PLL 中各器件所贡献噪声的均方根和。基于电荷泵的 PLL 可以抑制环路滤波器带宽内的 VCO 噪声。在环路带宽之外，VCO 噪声占主导地位。杂散：杂散频率由电荷泵定期更新 VCO 调谐电压而引起，并以与载波相差 PFD 频率的偏移频率出现。在小数N分频PLL中，小数分频器操作也会引起杂散。锁定时间：从一个频率变为另一个频率或响应瞬时偏移时，PLL 的相位或频率返回锁定范围所需的时间。它以频率或相位建立性能来确定，其作为特性的重要程度视应用而定。为什么 VCO 仍然用高压？高
7、性能 VCO 是最后几种不为硅集成潮流所动的电子器件之一。仅几年前，手机所用的 VCO 才完全集成到手机无线电芯片组中。但是，在蜂窝基站、微波点对点系统、军用和航空航天产品以及其它高性能应用中，基于硅的 VCO 则能力有限，仍然需要采用分立方式来实施 VCO。原因如下：大多数商用分立 VCO 采用容值可变的变容二极管，作为 LC 振荡电路的可调谐元件。改变二极管的电压会改变其电容，从而改变振荡电路的谐振频率。PHASEDETECTORFREFLOW-PASSFILTERNCOUNTERVCO N FREF1第 43 卷 20 09 年 12 月 VCO 增益 KV（用 MHz/V表示）放大，并
8、转换为相位噪声。要使 VCO 相位噪声保持最小，KV必须尽可能小，但为了实现合理的宽调谐范围，KV必须较大。因此，对于要求低相位噪声和宽调谐范围的应用，VCO 制造商通常会设计低增益、输入电压范围较大的振荡器，以满足这些相互矛盾的要求。窄带 VCO 的典型电压调谐范围为 0.5 V 至 4.5 V，宽带 VCO 通常为 1 V 至 14 V，某些情况下可以宽达 1 V 至 28 V。同轴谐振器振荡器 (CRO) 是另一种特殊类型 VCO，利用极低增益和宽输入调谐电压来实现超低相位噪声，通常用于窄带专用移动无线电和陆地移动无线电应用。与高压 VCO 接口大多数商用 PLL 频率合成器 IC 提供
9、电荷泵输出，其上限约为 5.5 V；当环路滤波器仅使用无源器件时，VCO 要求较高的调谐电压，该输出不足以直接驱动 VCO。为了达到较高的调谐电压，必须利用运算放大器电路实施有源环路滤波器拓扑结构。实现这种结构的最简单方法是在无源环路滤波器之后添加一个增益级。虽然易于设计，但这种方法有几个缺点：反相运算放大器配置具有低输入阻抗，会使无源环路滤波器承受负载，从而改变环路动态特性；同相配置具有足够高的输入阻抗，不会使滤波器承受负载，但有源滤波器增益会放大运算放大器的任何噪声，从而无法受益于前置无源环路滤波器的滤波功能。更好的拓扑结构是将增益级与滤波器集成于单一有源滤波器模块中。建议采用前置滤波，避
10、免来自电荷泵的极短电流脉冲过驱放大器，否则这可能会限制输入电压额定值。图 3 显示建议有源滤波器拓扑结构的两个示例，其中前置滤波分别使用反相和同相增益。请注意，这些放大器电路是真时间积分器，可强迫 PLL 环路在输入端保持零误差。环路之外，所示拓扑结构可能会漂移至供电轨。a. 反相拓扑结构b. 同相拓扑结构图 3. 采用前置滤波的有源滤波器反相拓扑结构的优势是可以将电荷泵输出偏置在固定电压，通常为电荷泵电压的一半 (VP/2)，此时对杂散性能最有利。注意应提供干净的偏置电压，最好是来源于 ADP150 等专用低噪声线性稳压器，并在尽可能靠近运算放大器输入引脚处充分去耦。分压器网络所用的电阻值应
11、尽可能小，以便降低噪声。使用反相拓扑结构时，必须确保 PLL IC 允许 PFD 极性反转；如有必要，应抵消运算放大器的反转，以正确的极性驱动 VCO。ADF4xxx 系列就具有这种特性。图 2. ADF4350 PLL 频率合成器框图2第 43 卷 20 09 年 12 月MUXOUTCPOUTLDSWVCOMTEMPREFINCLKDATALEAVDDSDVDDDVDDVPAGNDCE DGND CPGNDSDGNDAGNDVCORSETVVCOVTUNEVREFRFOUTA+RFOUTARFOUTB+RFOUTBVCOCOREPHASECOMPARATORFLO SWITCHCHARGE
12、PUMPOUTPUTSTAGEOUTPUTSTAGEPDBRFMULTIPLEXERMULTIPLEXER10-BIT RCOUNTER2DIVIDER2DOUBLERFUNCTIONLATCHDATA REGISTERINTEGERREGN COUNTERFRACTIONREGTHIRD-ORDERFRACTIONALINTERPOLATORMODULUSREGMULTIPLEXERLOCKDETECT1/2/4/8/16ADF4350同相环路滤波器配置不需要专用偏置，因此这种解决方案可能更紧凑。此时，电荷泵电压不是偏置在固定电平，而是在其工作电压范围内变化。因此，采用此类滤波器时，使用具有
13、轨到轨输入的运算放大器更为关键。（下一节将说明输入电压范围要求。）选择运算放大器运算放大器的选择对于最大限度地发挥有源滤波器的潜能至关重要。除带宽外，需要考虑的主要性能规格有：噪声电压密度，用nV/Hz表示 电流噪声，用pA/Hz表示 输入偏置电流 共模电压范围 滤波器输出直接影响所产生的频率和相位；因此，运算放大器的噪声电压密度可以显示有源滤波器将增加多少相位噪声。放大器噪声在PLL环路带宽内和带外均会产生影响，在环路滤波器的转折频率处最为显著，具有高噪声电压密度的放大器尤其突出。因此，放大器噪声必须保持较低水平，才能完成放大器和高压 VCO 的使命，提供较低的相位噪声。10 nV/Hz以下
14、是一个不错的设计目标。与误差电流脉冲相比，电流噪声一般非常小，因此其影响往往比电压噪声小得多。相对于 PFD 输出电流，如果运算放大器具有较为明显的输入偏置电流，则可能会导致 PLL 输出频谱上出现较大的杂散。为使 VCO 调谐电压保持恒定且 PLL 保持锁定，电荷泵必须补偿每个 PFD 周期中运算放大器输入端所耗用的偏置电流。这就会在 PFD 频率调制 VTUNE电压，并在载波周围引起杂散，其偏移等于 PFD 频率。输入偏置电流越高，对 VTUNE电压的调制越大，杂散幅度越高。共模电压范围或输入电压范围 (IVR) 是运算放大器的另一个重要特性，但常被忽视，导致终端设计发生严重问题。IVR决
15、定输入引脚上最大/最小信号与正/负供电轨之间所需的间隙。对于采用 15 V 电源供电的早期运算放大器，典型 IVR 为 12 V。后来加入了缓慢的横向 PNP 输入级，使得 IVR 可以包括负供电轨，从而提供单电源工作能力。虽然任何运算放大器均能采用地和正电源供电，但必须注意输入与供电轨的间距。例如，颇受欢迎的 OP27 采用 15 V 电源时，IVR 为 12.3 V。这意味着，输入电压至少需要与正负供电轨相差 2.7 V。对于单电源供电、宽输入摆幅应用，范围低端的这种限制将使该放大器缺乏吸引力。如果使用双电源设计方案，则运算放大器的选择范围广得多（而且可轻松解决输入偏置问题）。如果必须采用
16、单电源设计，请使用具有轨到轨输入摆幅的运算放大器（但其中许多放大器可能具有较高的噪声电压特性）。因此，为获得最佳效果，运算放大器需要具有低噪声电压密度、低输入偏置电流和轨到轨输入，以便实现低相位噪声、低杂散和单电源供电。表1列出了 ADI 公司的一些运算放大器及其上述设计标准的相关特性。表 1 . 建议在 PLL 有源环路滤波器中使用的运算放大器运算放大器电压噪声， f = 1 kHz (nV/Hz)电流噪声， f = 1 kHz (pA/Hz)输入偏置 电流 （典型值）输入电压 范围，与 低供电轨的间隙(V)最大 电源电压，单电源(V)AD820 16 0.8 2 pA -0.2 36OP184 3.9 0.4 60 nA 0 36AD8661 12 0.1 0.3 pA -0.1 16OP27 3 0.4 10 nA +2.7 36AD8099 2 8 100 nA +1.3 12运算放大器的选择取决于应用。
