第 Ⅰ 页 共 页1摘要: 一种采用 DDS 技术的新型高精度数控信号源,可输出正弦波、方波和三角波. 系统中输出波形的频率采用数控方式,可实现对频率的逐赫兹调节,频率精度优于 0. 1 Hz,最高输出频率可达 30MHz 左右. 与传统信号源相比,本设计具有输出波形质量好、频率精度和稳定性高、频率范围宽等优点. 设计方案简洁,易于实现.关键词：DDS 信号源 单片机第一章 绪 论1.1 课题研究的意义与作用1971 年，美国学者 j.Tierney 等人撰写的" A Digital Frequency Synthesizer"-文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视近 10 年间，随着微电子技术的迅速发展，直接数字频率合成器（Direct Digital Frequency Synthesis 简称 DDS 或 DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。
第 Ⅰ 页 共 页21.2 DDS 的研究现状及发展趋势在频率合成（FS, Frequency Synthesis）领域中，常用的频率合成技术有模拟锁相环、数字锁相环、小数分频锁相环（fractional-N PLL Synthesis）等，直接数字合成(Direct Digital Synthesis－DDS)是近年来新的频率合成技术单片集成的 DDS 产品是一种可代替锁相环的快速频率合成器件DDS 是产生高精度、快速变换频率、输出波形失真小的优先选用技术DDS 以稳定度高的参考时钟为参考源，通过精密的相位累加器和数字信号处理，通过高速 D/A 变换器产生所需的数字波形（通常是正弦波形），这个数字波经过一个模拟滤波器后，得到最终的模拟信号波形如图 1-1 所示，通过高速 DAC 产生数字正弦数字波形，通过带通滤波器后得到一个对应的模拟正弦波信号，最后该模拟正弦波与一门限进行比较得到方波时钟信号DDS 系统一个显著的特点就是在数字处理器的控制下能够精确而快速地处理频率和相位除此之外，DDS 的固有特性还包括：相当好的频率和相位分辨率（频率的可控范围达 μHz 级，相位控制小于 0.09°）,能够进行快速的信号变换（输出DAC 的转换速率 300 百万次/秒）。
这些特性使 DDS 在军事雷达和通信系统中应用日益广泛其实，以前 DDS 价格昂贵、功耗大（以前的功耗达 Watt 级）、DAC 器件转换速率不高，应用受到限制，因此只用于高端设备和军事上随着数字技术和半导体工业的发展，DDS 芯片能集成包括高速 DAC 器件在内的部件，其功耗降低到 mW 级（AD9851 在 3.3v 时功耗为 650mW），功能增加了，价格便宜因此，DDS 也获得广泛的应用：现代电子器件、通信技术、医学成像、无线、PCS/PCN 系统、雷达、卫星通信 第 Ⅰ 页 共 页31.3 DDS 的系统简介1.3.1DDS 的基本原理 DDS 的基本原理是利用采样定理，通过查表法产生波形DDS 的结构有很多种，其基本的电路原理可用图 1-2 来表示 相位累加器由 N 位加法器与 N 位累加寄存器级联构成每来一个时钟脉冲fｓ，加法器将频率控制字ｋ与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。
这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是 DDS 输出的信号频率 用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换波形存储器的输出送到 D／A 转换器，D／A 转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号 DDS 在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能1.3.2 DDS 的性能特点（1）输出频率相对带宽较宽输出频率带宽为 50%ｆs（理论值）但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到 40%ｆs 第 Ⅰ 页 共 页4（2）频率转换时间短 DDS 是一个开环系统，无任何反馈环节，这种结构使得 DDS 的频率转换时间极短。
事实上，在 DDS 的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间时钟频率越高，转换时间越短DDS 的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级 （3）频率分辨率极高若时钟ｆs 的频率不变，DDS 的频率分辨率就由相位累加器的位数Ｎ决定只要增加相位累加器的位数 N 即可获得任意小的频率分辨率目前，大多数 DDS 的分辨率在１Hz 数量级，许多小于１MHz 甚至更小 （4）相位变化连续 改变 DDS 输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性 （5）输出波形的灵活性只要在 DDS 内部加上相应控制如调频控制 FM、调相控制 PM 和调幅控制 AM，即可以方便灵活地实现调频、调相和调幅功能，产生 FSK、PSK、ASK 和 MSK 等信号另外，只要在 DDS 的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形当 DDS 的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。
（6）其他优点 由于 DDS 中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高 第 Ⅰ 页 共 页5第二章 AD9850 简介2.1 AD9850 功能概述AD9850 是高稳定度的直接数字频率合成器件，内部包含有输入寄存器、数据寄存器、数字合成器（DDS） 、10 位高速 D/A 转换器和高速比较器AD9850 高速的直接数字合成器（DDS）核心根据设定的 32 位频率控制字和 5 位相移控制字，可产生 0.029Hz 到 62.5MHz 的正弦波信号和标准的方波信号该器件提供了并行和串行控制字输入，可通过并行接口或串行接口实现控制字的定入，以改变其输出频率和相位其主要特性如下：（1）单电源供电，+5V 或 +3.3V；（2）功耗低，380mW(5V)，155mW(3.3V)；（3）具有电源关断功能；（4）工作温度：-40℃-+85 ℃1.2 AD9850 的引脚功能AD9850 是 28 脚 SOP 表面封装，体积小，易用于便携仪器其 AD9850排列如图 1 所示，功能如下： （1）D0-D7，控制字并行输入端，其中 D7 可作为串行输入； （2）DGND，数字地；（3）DVDD，为内部数字电路提供电源；（4）WCLK ，控制字装入时钟；（5）FQUD，频率更新控制；（6）CLK，输入时钟；（7）AGND，模拟地；（8）AVDD，为内部模拟电路提供电源，可与数字电源共用；（9）RSET，DAC 外接电阻； 第 Ⅰ 页 共 页6（10）QOUT，QB，内部比较器输出端；图 3-1 AD9850 引脚图（11）VINN，VINP，内部比较器输入端；（12）DACBL，内部 DAC 外接参考电压端，可空；（13）IB，IOUT ，DAC 输出端；（14）RES，复位端。
3.２ AD9850 工作原理 3.2.1 控制字格式及写入时序AD9850 包含一个 40 位输入寄存器，其中低 32 位为频率控制字，高 5 位为相位控制字，还有一位电源使能位和两位测试位 第 Ⅰ 页 共 页7AD9850 的控制字有并行和串行两种写入方式，时序如图 5-2 所示并行装入模式下， WCLK 第一个时钟上升沿到来时，装入高 8 位控制字，依次下去，当第 5个 WCLK 时钟到来时装入低 8 位控制字，这样，连续 5 个 WCLK 时钟即可将 40位控制字装入输入寄存器第 5 个 WCLK 时钟后， WCLK 时钟将不再起作用，直到 FQUD 时钟上升沿以来或重新复位FQUD 时钟上升沿将 40 位控制字写入数据寄存器，AD9850 输出新的频率波对于串行模式，每一个 WCLK 时钟上升沿，由控制字输入口的第 8 位（管脚 25）移入 1 位控制位（低位先移入） ，40 个WCLK 时钟后， FQUD 脉冲的上升沿更新输出频率值得注意的是两位测试位仅是为了生产测试用，必须是 003.2.2 频率输出原理AD9850 的直接数字合成技术是基于数字分频原理实现频率合成的。
器件内部 有一个增量可调的累加器，每接收到一个输入脉冲，累加器就增加所设定的增量（由写入的 32 位频率控制字决定） ，当累加器溢出时，就输出一临界值，AD9850用一种算法逻辑把累加器输出值转换为接近正弦的量化值，这种算法逻辑实际上就是由高度集成化的存储器查表技术和数字信号处理（DSP ）技术来完成的随后AD9850 将量化值送内部的 D/A 转换器输出正弦波形，若再辅以外部电路（低通滤波）送内部比较器，即可输出标准的方波信号其输出频率 ƒout 由输入参考时钟和 32 位频率控制字决定，即 =WD*CLK/ ，其中 WD 是 32 位频率控制字，CLK为输入时钟由于 AD9850 是由 10 位 D/A 转换器输出正弦波信号，因此其输出频率最大值 第 Ⅰ 页 共 页8不能超过参考输入频率的 1/2当作为时钟源时，考虑到衰减问题，其输出频率的最佳值限制在参考输入频率的 33%以下器件内部设有最小时钟门限，当输入频率低于 1MHz 时，芯片将自动实现电源判断3.3 AD9850 应用与设计AD9850 主要应用于频率合成以及数字通信领域，但由于其具有分频特性且易于控制，这里，我们把它应用于信号发生器。
3.31.AD9850 的应用由于 AD9850 是贴片式的体积非常小，引脚排列比较密，焊接时必须小心，还要防静电，焊接不好就很容易把芯片给烧坏还有在使用中数据线、电源等接反或接错都很容易损坏芯片所以在 AD9850 外围采用了电源、输入、输出、数据线的保护电路为了不受外界干扰，还应添加了滤波电路，显得整个电路完美3.32. AD9850 的硬件设计 采用 AT89C51 作为 CPU 与 AD9850 并行接口方式对时钟频率进行分频控制，其中先用一片锁存器来锁存控制字，用 P3.2、P3.4 模拟控制字写入时钟来控制数据的定入控制字写入后，AD9850 即由内部 D/A 转换器输出正弦波电路设计时，对时钟信号的质量要求比较高，即时钟信号的上升沿和下降沿应无大的尖峰和凹坑，时钟信号必须用地线屏蔽另外，给 AD9。