数字逻辑实验指导书

《数字逻辑实验指导书》由会员分享，可在线阅读，更多相关《数字逻辑实验指导书（12页珍藏版）》请在金锄头文库上搜索。

1、实验一 实验箱及小规模集成电路的使用一 实验目的1 掌握实验箱的功能及使用方法2 学会测试芯片的逻辑功能二 实验仪器及芯片1 实验箱2 芯片：74LS00 二输入端四与非门 1 片74LS86 二输入端四异或门 1 片74LS04 六非门 1 片三 实验内容1 测试芯片 74LS00 和 74LS86 的逻辑功能并完成下列表格。（1） 74LS00 的 14 脚接 5V 电源，7 脚接地；1、2、4、5、9、10、12、13 脚接逻辑开关，3、6、8、11 接发光二极管。 （可以将 1、4、9、12 接到一个逻辑开关上，2、5、10、13 接到一个逻辑开关上。 ）改变输入的状态，观察发光二极管

2、。74LS86 的接法74LS00 基本一样。表 1.1 74LS00 的功能测试输入 输入 输出1、4、9、12 2、5、10、133 6 8 110 00 11 01 1表 1.2 74LS86 的功能测试（2）分析 74LS00 和74LS86 的四个门是否都是完好的。2 用 74LS00 和 74LS04 组成异或门，要求画出逻辑图，列出异或关系的真值表。输入 输入 输出1、4、9、12 2、5、10、133 6 8 110 00 11 01 1&1 2 3&4 5 6GND7&10 9 8&13 12 1114Vcc74LS0011 2 314 5 6GND7110 9 8113 1

3、2 1114Vcc74LS86GND7Vcc1474LS044316512111213110111891（3）利用 74LS00 和 74LS04 设计一个异或门。画出设计电路图。实验二 译码器和数据选择器一 实验目的1 继续熟悉实验箱的功能及使用方法2 掌握译码器和数据选择器的逻辑功能二 实验仪器及芯片1 实验箱2 芯片：74LS138 3 线8 线译码器 1 片74LS151 八选一数据选择器 1 片74LS20 四输入与非门 1 片三 实验内容1 译码器功能测试（74LS138 ）芯片管脚图如图 2.1 所示，按照表 2.1 连接电路，并完成表格。其中 16 脚接5V，8脚接地，16 脚

4、都接逻辑开关，7、9、10、11、12、13、14、15 接发光二极管。表 2.1输入 输出使能端 选择端1S23A2 A1 A0 Y123Y456Y7 1 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 11 0 0 0 0 01 0 0 0 0 11 0 0 0 1 01 0 0 0 1 11 0 0 1 0 01 0 0 1 0 11 0 0 1 1 01 0 0 1 1 12 数据选择器的测试（74LS151 ）按照表 2.2 连接电路，并完成表格。其中 16 脚接5V ，8 脚接地；9、10、11，为地址输入端，接逻辑开关；4、3、2、1、12、13、14、15 为

5、 8 个数据输入端，接逻辑开关；为选通输入端，Y 为输出端，接发光二极管。 G表 2.2选通端 地址输入端 数据输入端 输出GA2 A1 A0 D0 D1 D2 D3 D4 D5 D6 D7 Y1 0 0 0 0 0 0 0 1 1 1 1 10 0 0 1 1 1 1 0 0 0 0 00 0 1 0 1 1 1 1 0 0 0 00 0 1 1 1 0 1 0 1 1 1 10 1 0 0 0 1 0 1 0 0 0 00 1 0 1 1 1 0 0 1 1 0 00 1 1 0 1 1 0 0 1 1 1 00 1 1 1 1 1 1 1 0 0 0 03 分别用 74LS138（配合

6、74LS20）和 74LS151 实现逻辑函数 ,要),(7421mF求画出逻辑图。GND816Vcc74LS1381A02A13A24S25S37Y715Y014Y113Y2612Y311Y46S110Y59Y6GND816Vcc74LS1511D32D23D24D05Y7G15D414D513D612D711A06Y10A19A2实验三 加法器和中规模集成电路的改造一 实验目的1 掌握半加器和全加器的功能测试2 掌握中规模集成电路的功能改造。二 实验仪器及芯片1 实验箱2 芯片：74LS00 二输入端四与非门 1 片 74LS151 八选一的数据选择器 1 片74LS86 二输入端四异或门

7、 1 片74LS54 四组输入与或非门 1 片三 实验内容1 测试用异或门（74LS86）和与非门（ 74LS00）组成的半加器的逻辑功能（1）按照图 3.1 进行连线，其中 A、B 接电平开关，Y、Z 接发光二极管。（2）按表的要求改变 A、B 状态，填表。表 3.1A 0 0 1 1输入端 B 0 1 0 1Y输出端 Z2 测试全加器的逻辑功能（1）用异或门 74LS86、与或非门 74LS54、与非门 74LS00 组成全加器，按图 3.2 接线，其中 A、B、CI 接电平开关，S、CO 接发光二极管，74LS54 的 3、4、5、9、10、11 均接地。（2）按表要求改变 A、B、CI

8、 的状态，并填表。1321 =1654 =1& 1 321 &21213ABCI SCO图 3.2321 =1321 &654 &ABYZ图 3.1表 3.2A B CI CO S0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13 测试以下电路的逻辑功能，要求写出真值表，得出逻辑表达式并化为最简与或式。74LS54 逻辑表达式： JIHGFEDCBAF&1 2 3 &4 5 6 GND7&10 9 8&13 12 1114Vcc 74LS00 GND714Vcc 74LS541A 2B 3C 4D 5E 6Y13J 12I 11H 10G 9F 8 11 2 3

9、 14 5 6 GND7110 9 8113 12 1114Vcc 74LS86 GND816Vcc 74LS1511D3 2D2 3D2 4D0 5Y 7G15D4 14D5 13D6 12D7 11A06Y 10A1 9A2实验四 中规模集成电路的改造一 实验目的掌握中规模集成电路的功能改造。二 实验仪器及芯片1 实验箱2 芯片： 74LS151 八选一的数据选择器 1 片74LS04 六非门 1 片三 实验内容1 用 74LS151 和 74LS04 实现逻辑函数 ,并画出逻辑图),(),( mDCBAFGND816Vcc74LS1511D32D23D24D05Y7G15D414D513

10、D612D711A06Y10A19A2GND714Vcc74LS04113 1211 213 415 611111019 8实验五 触发器及示波器的使用一 实验目的1 熟悉并掌握 D，J-K 触发器的构成工作原理和功能测试方法。2 学会正确使用触发器集成芯片。二 实验仪器及芯片1 双踪示波器2 器件：74LS74 双 D 触发器 一片74LS76 双 JK 触发器 一片三 实验内容边沿触发器的测试1 在实验箱上将 D 触发器连接成 T触发器2 用示波器 CH1 通道显示时钟 CP 信号；用 CH1 通道显示触发器输出信号 Q，观察 Q 的变化发生在 CP 的什么状态？3 把 D 触发器换成 J

11、K 触发器，并连接成 T触发器，利用示波器观察 Q 与 CP 的关系4 绘制时序图5 要求画出 D 和 JK 触发器改造成 T触发器的连接图。74LS7421D31CP51Q GND714Vcc122D112CP92Q82Q132RD102SD61Q11RD41SD74LS7611CP41J5Vcc151Q161K13GND122K112Q92J21SD62CP31RD72SD82RD102Q141QRdSdQQDCP图 5.1 D 触发器的逻辑符号CPRdSdQQJK图 5.2 JK 触发器的逻辑符号实验六 集成移位寄存器一 实验目的掌握集成双向移位寄存器 74LS194 的逻辑功能。二 实

12、验仪器及芯片1 实验箱2 芯片：74LS194 双向移位寄存器 1 片三 实验内容1 并行输入并行输出寄存器逻辑功能的测试。 接逻辑电平开关， 接发光二极管，CP 接按键脉冲。74LS194 的状态功能0D30Q3如表 6.1。按照表 6.2 的要求进行输入，观察输出 ，并在表中记录结果。0Q3表 6.12 右移逻辑功能的测试按照表 6.2 的要求进行输入，观察输出 ，并在表中记录结果。0Q33 左移逻辑功能的测试按照表 6.3 的要求进行输入，观察输出 ，并在表中记录结果。03表 6.2 并行输入输出功能测试输 入 输 出CP S1 S0 D0 D1 D2 D3 Q0 Q1 Q2 Q31 1

13、 1 1 1 11 1 0 0 0 01 1 0 0 1 11 1 1 1 0 0CRS1 S0 工作状态0 置零1 0 0 保持1 0 1 右移1 1 0 左移1 1 1 并行输入74LS1941CR4D15D215Q016Vcc13Q212Q311CP9S02SR6D33D07SL8GND10S114Q1图 6.1 74LS194 的管脚图表 6.3 右移功能测试表 6.4 左移功能测试4 用 74LS194 和 74LS04 实现扭环形计数器，画出逻辑图和状态转换图。输 入 输 出CP S1 S0 SR D0 D1 D2 D3 Q0 Q1 Q2 Q30 1 1 1 1 1 10 1 1

14、0 0 0 00 1 0 0 0 1 10 1 0 1 1 0 0输 入 输 出CP S1 S0 D0 D1 D2 D3 SL Q0 Q1 Q2 Q30 1 1 1 1 1 10 1 0 0 0 0 10 1 0 0 1 1 00 1 1 1 0 0 0GND714Vcc74LS04113 1211 213 415 611111019 8实验七 集成计数器一 实验目的1 掌握集成计数器 74LS161 的逻辑功能。2 熟悉 74LS161 的管脚排列。二 实验仪器及芯片1 实验箱2 芯片：74LS161 四位二进制计数器 一片三 实验内容1 并行预置输入芯片管脚如图 7.1 所示。 接逻辑电平

15、开关， 接发光二极管，CP 接按键脉冲，0D30Q3接地， 接高电平（5V ） ，P 和 T 一起接高电平（ 5V） 。按照表 7.2 的要求进行LDCR输入，观察输出 ，并在表中记录结果。0Q3表 7.1 74LS161 的功能表CP CRLDP T 工作状态0 置零1 0 预置数1 1 1 1 计数表 7.2 计数器预置输入逻辑功能测试输 入 输 出CP LDD3 D2 D1 D0 Q3 Q2 Q1 Q00 1 1 1 10 0 0 0 00 0 0 1 10 1 1 0 02 计数功能的测试 接逻辑电平开关， 接发光二极管，CP 接按键脉冲。要求计数器从0D30Q3 74LS1614D1 5D215CO16Vcc13Q112Q211Q32CP6D33D07P8GND10T14Q01CR9LD图 7.1 74LS161 的管脚图1000 开始计数，一直到 1111。按照表的要求进行输入，观察输出 ，并在表 7.3 中0Q3记录结果。表 7.3 计数器计数逻辑功能测试3 用预置法实现七进制计数器，要求分别用发光二极管和七段数码管显示。使用 74LS00 和 74LS161 各一片，画出