《存储器扩展与设计》由会员分享，可在线阅读，更多相关《存储器扩展与设计（30页珍藏版）》请在金锄头文库上搜索。
1、存储器系统的设计,所要考虑的问题CPU总线的负载能力CPU的时序和存储器存取速度之间的配合存储芯片的选取及数目片内寻址和片间寻址地址线的分配译码电路的选取（有线性译码、全译码和部分译码方式）数据线、控制线的连接举例说明,举例（1）-线性选择方式,RAM芯片Intel6264容量为8K8位，用2片SRAM芯片6264，组成16K8位的存储器系统。地址选择的方式是将地址总线低13位（A12A0）并行的与存储器芯片的地址线相连，而CS端与高地址线相连。要求：写出解题步骤和画出系统的电路图。,解题步骤,进行片内寻址和片间寻址地址线如何分配？用于片间寻址时，地址线如何译码形成片选信号？线形译码方式需要的
2、控制信号的类型及如何与存储器系统中的芯片相连？画出逻辑电路图写出各存储器芯片的地址范围,A13,A12A0,A12A0,D7D0,D7D0,举例（2）-全译码选作方式,假设一个微机系统的RAM容量为4KB，采用1K8的RAM芯片，安排在64K空间的最低4K位置， A9A0作为片内寻址， A15A10译码后作为芯片寻址要求：写出解题步骤和画出系统的电路图。,解题步骤,存储器芯片数目的确定进行片内寻址和片间寻址地址线如何分配？用于片间寻址时，地址线如何译码？全译码方式需要的控制信号的类型及如何与存储器系统中的芯片相连？画出逻辑电路图写出各存储器芯片的地址范围,举例（3）-部分译码选择方式,用2K8
3、的RAM芯片6116和74LS138芯片设计一个8K8的存储器系统，使其存储器空间在24000H25FFFH,解题步骤,74LS138芯片介绍存储器芯片数目的确定进行片内寻址和片间寻址地址线如何分配？用于片间寻址时，地址线如何译码形成片选信号？部分译码方式需要的控制信号的类型及如何与存储器系统中的芯片相连？画出逻辑电路图写出各存储器芯片的地址范围,74LS138芯片介绍,存储器芯片数目的确定,存储器系统的总容量为8K8，即8K字节每片RAM芯片的容量为2K8，即2K字节所以：需要芯片总数为_,进行片内寻址和片间寻址地址线的分配,由于6116芯片有2K个存储单元，所以需要_根地址线，才能选择其中
4、某一个存储单元选择8086地址总线A0A19中的低_地址线进行片内寻址选择8086地址总线A0A19中的高_地址线进行片间寻址,11,A0A10,A11A19,片间寻址地址线的译码,1# RAM芯片的片选端,2# RAM芯片的片选端,3# RAM芯片的片选端,4# RAM芯片的片选端,采用部分译码方式：,每个存储器芯片的地址空间,A19 A18 A17=000时#1: 04000H047FFH#2: 04800H04FFFH#3: 05000H05700H#4: 05800H05FFFHA19 A18 A17=001时#1: 24000H247FFH#2: 24800H24FFFH#3: 25
5、000H25700H#4: 25800H25FFFH芯片地址有重叠,举例（4）,要求用4K8的EPROM芯片2732，8K8的RAM芯片6264，译码器74LS138构成8K字ROM和8K字RAM的存储器系统。要求：写出解题步骤和画出系统的电路图。,解题步骤,存储器芯片数目的确定进行片内寻址和片间寻址地址线如何分配？用于片间寻址时，地址线如何译码？偶地址和奇地址存储体的选择需要的控制信号的类型及如何与存储器系统中的芯片相连？画出逻辑电路图写出各存储器芯片的地址范围,芯片数目及片内寻址,对ROM芯片2732（4K8），8K字用_片组成；片内用_根地址线_对RAM芯片6264（8K8），8K字用_
6、 片组成；片内用_根地址线_A0用来作为奇偶存储体的选择信号，不参与片内寻址！,4,12,A1A12,A1A13,2,13,片间寻址地址线的分配,74LS138的输入端C、B、A分别连接地址线A16A14，控制端G1、G2A、G2B分别连接M/IO和A17、A1874LS138译码器输出Y0、Y1完成ROM和RAM芯片的选择由于ROM和RAM芯片容量不同，ROM为4K8，需要12根地址线，RAM为8K8，需要13根地址线；因此A13和Y0输出进行二次译码，来选择两组ROM芯片，这样可以保证存储器地址的连续,偶地址和奇地址存储体的选择,A0和BHE分别选择偶地址和奇地址存储体；若A0=0选中偶地
7、址存储体，即连接到数据总线的低8位；若BHE=0选中奇地址存储体，即连接到数据总线的高8位；若A0和BHE均为0，两个存储体全选中，读/写一个字,字、字节读写逻辑,奇地址字的读取,RAM存储器低8位和高8位的选择,对于第一个RAM芯片6264，由于它有两个片选端CE1和CE2，因此CE1连到74LS138的Y1，CE2连到A0，作为偶地址存储体；对于第二个RAM芯片6264，CE1直接连到74LS138的Y1，CE2连到BHE，作为奇地址存储体；,ROM存储器低8位和高8位的选择,74LS138与A13的译码输出有两个信号，分别选择两个ROM字存储体；将A0和BHE再与这两个信号进行二次译码，
8、译出四个信号，分别选择两个字存储体中的低位字节和高位字节。,二次译码电路图,图5-17 12732芯片,图5-17 22732芯片,第229页,CS1和CS3选择的是偶地址存储体CS2和CS4选择的是奇地址存储体,控制信号的连接,ROM芯片的OE信号连到RD信号，完成数据的读出RAM芯片的OE信号连到RD信号，完成数据的读出；WE信号连到WR信号，完成数据的写入M/IO为高电平选择存储器，已连到74LS138的G1端A0和BHE的连接已呈现于上面的二次译码图,每个芯片的地址范围,1#: ROM 00000H01FFFH2#: ROM 02000H03FFFH3#: RAM 04000H07FFFH以上每个地址范围又分成奇地址和偶地址两部分。,举例（5）,已知：ROM芯片2732(4K8)，RAM芯片4118(1K 8)，3-8译码器74LS138。用这些芯片设计一个存储器系统，使ROM的存储空间为12K字节，地址范围为0000H2FFFH；RAM的存储空间为2K字节，地址范围为6000H67FFH。要求：写出解题步骤和画出系统的电路图。,解题步骤,存储器芯片数目的确定进行片内寻址和片间寻址地址线如何分配？根据给出的地址范围，用于片间寻址时，地址线的分配及如何译码？需要的控制信号的类型及如何与存储器系统中的芯片相连？画出逻辑电路图,逻辑电路图,
