触发器与时序逻辑电路

《触发器与时序逻辑电路》由会员分享，可在线阅读，更多相关《触发器与时序逻辑电路（59页珍藏版）》请在金锄头文库上搜索。

1、触发器与时序逻辑电路,第9 章,9.1 集成 触发器,在数字系统中，常需要记忆功能，触发器就是一种具有记忆功能的逻辑部件，它能够存储一位二进制数码。,触发器有三个基本特性：,（1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态。,（2）外触发下，两个稳态可相互转换（称翻转）。,（3）有两个互补输出端。,9.1.1 RS 触发器,1. 基本RS触发器,基本RS 触发器由两个与非门交叉耦合而成，如下图：,这种触发器有两个稳定状态：,(2) , 称为复位状态(0态);,(1) , 称为置位状态(1态);,它有两个输出端Q 和 ，二者的逻辑状态应相反。,当 端加负脉冲时，不论触发器的初始

2、状态是1态，还是0态，均有,即将触发器置0或保持0态， 称为直接置0端。,输出与输入的逻辑关系：,所谓 ，即将 端保持高电位；,，即 在端加一负脉冲,当 端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有 ，即将触发器置1或保持1态。 称为直接置1 端。,即将触发器保持原状态不变。,这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而禁止出现。,这种情况，,0 态,信号同时撤消：,状态不定(随机),1 态,先撤消：,先撤消：,由以上分析可知：基本RS 触发器有两个状态，他可以直接置位或复位，并具有存储和记忆功。基本RS 触发器的逻辑状态表如下：,Q,信号同时撤消,出

3、现不确定状态,Q,练习,2. 同步触发器,同步RS 触发器的逻辑图和图形符号如下：,与基本RS 触发器区别为：增加了由非门GC和GD组成的导引电路;R 和S 是置 0 和置 1 信号输入端，还有时钟脉冲CP 输入端。,时钟脉冲CP是一种控制命令，通过导引电路实现对输入端R 和S 的控制，故称为可控RS 触发器,当时钟脉冲CP来到之前，即当CP= 0时，不论R 和S 端的电平如何变化，GC门和GD门的输出均为1，基本触发器保持原状态不变。,即CP= 1时，触发器才按R 、S 端的输入状态来决定其输出状态。,和 是直接置 0 和直接置 1 端 ，即不受时钟脉冲的控制，可以对基本触发器置0或置1，一

4、般用于置初态，在工作过程中它们处于1 态（高电平）。,只有当时钟脉冲来到后，,触发器次态与输入信号和电路原状态（现态）之间的关系如下表：,9.1.2 D 触发器,1.图形符号,输出与输入之间的关系见真值表：,2. 逻辑功能为：触发器的输出状态仅决定于到达前输,入端的状态，而与触发器现态无关，即：,3. 时序图,工作波形如下：,CP,Q,74LS74为上升沿D触发器，内含两个相同的D触发器，其引脚排列图和逻辑符号如图所示。CP为时钟输入端，D为数据输入端，Q、Q为互补输出端，RD为直接复位端（或异步复位端）, SD为直接置位端（或异步置位端）。,4集成双D触发器74LS74,（1）引脚排列图和逻

5、辑符号,（2）逻辑功能,表9.1.4 双D触发器74LS74的功能表,（3）时序图,在图示输入波形加载到D触发器74LS74上时，Q输出端的波形如图9. 1.9所示。,9.1.3 JK 触发器,它由两个可控RS 触发器串联组成，两者分别为主触发器和从触发器。,1. 图形符号及逻辑功能,主触发器的输出端Q 与从触发器的S 端相连， 端与从触发器的R 端相连。,非门的作用是使两个触发器的时钟脉冲信号反相。,逻辑功能分析：,(1) J=1, K=1,设时钟脉冲来到之前( CP = 0 ) 触发器的初始状态为0。这时主触发器的,当时钟脉冲来到后(CP= 1), Q 端由01，使从触发器的S=1，R=0

6、，当CP从1下跳为0时，非门输出为1，从触发器也翻转为1态。,反之，设触发器的初始状态为1，同样可分析出，主、从触发器都翻转为0。,JK 触发器在J=1,K=1 的情况下，来一个时钟脉冲，它就翻转一次，此时触发器具有计数功能。,(3) J=1, K=0,可分析出不管触发器原来处于什么状态，一个时钟脉冲来到后，输出一定是1 态。,(2) J=0, K=0,设触发器的初始状态为0。当CP=1时，由于主触发器的J=0,K=0，Q端的状态仍为0，保持不变;当CP 跳变为0时，由于从触发器的S=0,R=0，也保持0态不变。,如果初始状态为1，也有同样的结果。,主从触发器的特性见真值表：,(4) J=0,

7、 K=1,可分析出不管触发器原来处于什么状态，一个时钟脉冲来到后，输出一定是0 态。,主从型触发器具有在CP从1下跳为0时翻转的特点，也就是具有在时钟脉冲下降沿触发的特点。,主从触发器避免了“空翻”。,2时序图,负沿触发的JK触发器输入端的波形与输出端Q和Q的波形如图所示（设初始状态Q=0）。,3集成双J-K触发器74LS112,（1）引脚图、逻辑符号及逻辑功能,74LS112为下降沿JK触发器，内含两个相同的JK触发器，SD、RD分别为异步置1端和异步置0端，均为低电平有效。 其引脚排列图和逻辑符号如图所示，功能表如表所示。,表9. 1.6 集成双J-K触发器74LS112功能表, ,（2）

8、时序图,在图中的输入波形加载到JK触发器74LS112上时， Q的输出波形如图所示（设初始状态Q=0）。,9.2 计数器,计数器是数字系统中应用最广泛的时序逻辑部件之一，其基本功能是计数，即累计输入脉冲的个数，此外还具有定时、分频、信号产生和数字运算等作用。,9.2.1 二进制计数器,计数器的种类很多，按计数的增减方式，可分为加法计数器、减法计数器和可逆计数器；按计数进制可分为二进制计数器、二十进制计数器、N进制计数器等；按计数脉冲的输入方式分类，可分为同步计数器和异步计数器。,二进制只有0和1两个数码，一个触发器可表示一位二进制数。当要表示N位二进制数时，就需用N个触发器。计数器的编码状态是

9、随着计数脉冲的输入而周期性变化，称为计数器的“模”，用M表示。当由n个触发器组成，模M=2n的计数器，称为二进制计数器，也称为n位二进制计数器。,9.2.1 二进制计数器,二进制计数器分为：同步二进制计数器和异步二进,制计数器。,工作波形如下：,将驱动方程代入相应触发器的特性方程中所得到的方程,同步时序逻辑电路的分析方法,基本步骤：,1. 根据给定的电路，写出它的输出方程和驱动方程，并求 状态方程。,时序电路的输出逻辑表达式。,各触发器输入信号的逻辑表达式。,2. 列状态转换真值表。,简称状态转换表，是反映电路状态转换的规律与条件的表格。,方法：将电路现态的各种取值代入状态方程和输出方程进行计

10、算，求出相应的次态和输出，从而列出状态转换表。 如现态起始值已给定，则从给定值开始计算。如没有给定，则可设定一个现态起始值依次进行计算。,3. 分析逻辑功能。,根据状态转换真值表来说明电路逻辑功能。,4. 画时序图。,在时钟脉冲 CP作用下，各触发器状态变化的波形图。,例 试分析图示电路的逻辑功能，并画出状态转换图 和时序图。,解：这是时钟 CP 下降沿触发的同步时序电路，,分析时不必考虑时钟信号。,分析如下：,Q2n,Y = Q2n Q0n,J2 = Q1n Q0n ，,K2 = Q0n,1. 写方程式,(1) 输出方程,(2) 驱动方程,Q0n,代入 J2 = Q1n Q0n ，K2 =

11、Q0n,(3) 状态方程,代入 J0 = K0 = 1,2. 列状态转换真值表,设电路初始状态为 Q2 Q1 Q0 = 000，则,0,将现态代入输出方程求 YY = Q2n Q0n = 0 0= 0,2. 列状态转换真值表,设电路初始状态为Q2 Q1 Q0 = 000，则,将新状态作现态，再计算下一个次态。,Y,输出,次 态,现 态,0,0,Y = Q2n Q0n = 0 1= 0,可见：电路在输入第 6 个脉冲 CP 时返回原来状态，同时在 Y 端输出一个进位脉冲下降沿。以后再输入脉冲，将重复上述过程。,该电路能对 CP 脉冲 进行六进制计数，并在 Y 端输出脉冲下降沿作为进位输出信号。故

12、为六进制计数器。,依次类推,2. 列状态转换真值表,设电路初始状态为Q2 Q1 Q0 = 000，则,3. 逻辑功能说明,Y,输出,次 态,现 态,0,0,一直计算到状态进入循环为止,CP 脉冲也常称为计数脉冲。,4. 画时序图,必须画出一个计数周期的波形。,例题：由主从型JK 触发器构成的4位二进制计数器如下：,工作原理：,(1)每来一个时钟脉冲,最低位触发器翻转一次;,(2)高位触发器是在相邻的低位触发器的输出端从,1变为0进位时翻转。,计数脉冲个数与各触发器输出状态及十进制数之间,的关系如下表:,工作波形如下：,2. 集成二进制同步加法计数器,集成同步二进制计数器 74LS161,CT7

13、4LS161的功能表,9.2.2 二-十进制计数器,9.2.3 N 进制计数器,1 置数法,置数法是利用计数器的置数端在计数器计数到某一状态后产生一个置数信号，使计数器的状态回到输入数据所代表的状态。,若将输入第 N 个计数脉冲时计数器状态用 SN 表示，六进制计数器，是当 S6= 0110 时应加置 0信号。,利用异步置 0 功能获得 N 进制计数器的方法：,写出加反馈置 0 信号时所对应的计数器状态，即 写出 SN 对应的二进制代码。,写出反馈置 0 函数，即根据 SN 和置 0 端的有效电平 写置 0 输入信号的表达式。,3. 画连线图：注意反馈置 0 函数的连线方法。,例 试利用 CT

14、74LS161 的置 0 功能 构成六进制计数器。,“161”为异步置 0，即只要置 0 端出现有效电平，计数器立刻置零。因此，应在输入第 6 个 CP 脉冲 后，用 S6 = 0110 作为控制信号去控制电路，产生置零信号加到异步置 0 端，使计数器立即置 0。, 画连线图,计数输入, 写出 S6 的二进制代码,S6 = 0110, 写出反馈置 0 函数,1,9.3 寄存器,寄存器用来暂时存放参与运算的数据和运算结果。,一个触发器可以存储1位二进制信号；寄存n位二进制数码，需要n个触发器。,按功能分,数码寄存器,移位寄存器,(并入并出),(并入并出、并入串出、 串入并出、串入串出),分类：,

15、按存放数码的方式,并行,串行,9.3.1 数码寄存器,功能：寄存数码和清除原有数码。,采用基本触发器构成的4位数码寄存器原理图如下：,下面请看置数演示,D0 D3 称为并行数据输入端，当时钟 CP 上升沿到达时，D0 D3 被并行置入到 4 个触发器中，使 Q3 Q2 Q1 Q0 = D3 D2 D1 D0。,1 个触发器能存放 1 位二进制数码，因此 N 个触发器可构成 N 位寄存器。,各触发器均为 D 功能且并行使用。,移位寄存器不仅有存放数码的功能，而且有移位功能。所谓移位，就是每当来一个移位正脉冲，触发器的状态便向右或向左移一位。,9.3 2 移位寄存器,FF0 接成D 触发器，数码由D 端输入。设寄存的二进制为1011，按移位脉冲（即时钟脉冲）从高位到低位依次串行送到D 端；,上图是由JK 触发器组成的四位移位寄存器。,小 结,第 9 章,一、触发器和门电路一样，也是组成数字电路的基本逻辑单元。它有两个基本特性：,1. 有两个稳定的状态（0 状态和 1 状态）。,2. 在外信号作用下，两个稳定状态可相互转换；没有外信号作用时，保持原状态不变。,