《北交大数电实验报告》由会员分享，可在线阅读，更多相关《北交大数电实验报告（11页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术研究性学习组合逻辑电路综合设计学院： 电子信息工程学院指导老师： 任希学生姓名： 廉胜权学号： 13211036小组成员： 欧阳超成绩： 日期：2015 年 12 月 5 日一、 研究题目1、综合设计：当 4 个输入信号 A、B 、C 和 D 从 00001111 不断循环时，输出 4 路 F4F3F2F1 如题图3 所示信号。用 2 片 8 选 1 数据选择器， 1 片 7432，1 片 7404，1 片 7400、若干电阻和三极管设计实现题图 1 波形电路。图 1 综合设计波形图2、研究内容及要求：所有门的延时为 10ns。而且 4 路在 t 时刻同时产生。每一路能驱动 100
2、mW 的负载。二、 器件研究1、74151 数据选择器74LS151 为互补输出的 8 选 1 数据选择器。选择控制端（地址端）为 CA，按二进制译码，从 8 个输入数据 D0D7 中，选择一个需要的数据送到输出端 Y，G 为使能端，低电平有效。（1）使能端 G1 时，不论 CA 状态如何，均无输出（Y0，W1 ） ，多路开关被禁止。（2）使能端 G0 时，多路开关正常工作，根据地址码 C、B、A 的状态选择 D0D7 中某一个通道的数据输送到输出端 Y。如：CBA000，则选择 D0 数据到输出端，即 YD0。如：CBA001，则选择 D1 数据到输出端,即 YD1，其余类推。2、门芯片手册
3、 7404 六非门 8ns 60mW7432 四或门 14ns 96mW7400 四与非门 7ns 90mW上述数据可看出，这几个门电路都不能直接驱动负载，不满足题目要求。三、 原理分析1、列真值表A B C D F1 F2 F3 F41 0 0 0 0 1 0 0 02 0 0 0 1 0 0 1 03 0 0 1 0 0 1 0 04 0 0 1 1 0 0 1 05 0 1 0 0 0 0 1 06 0 0 0 1 1 0 0 07 0 1 1 0 0 0 1 08 0 1 1 1 0 1 0 09 1 0 0 0 0 1 0 010 1 0 0 1 0 1 0 011 1 0 1 0
4、1 0 0 012 1 0 1 1 1 1 1 113 1 1 0 0 1 0 0 014 1 1 0 1 0 1 0 015 1 1 1 0 0 0 1 016 1 1 1 1 1 0 0 02、卡诺图化简F1 卡诺图 F2 卡诺图 F3 卡诺图CDAB 00 01 11 1000 1 0 1 001 0 1 0 011 0 0 1 110 0 0 0 1CDAB 00 01 11 1000 0 0 0 101 0 0 1 111 0 1 0 110 1 0 0 0CDAB 00 01 11 1000 0 1 0 001 1 0 0 011 1 0 0 110 0 1 1 03、得最简式F1
5、=ABCD+ABCD+ACD+ABCD+ABCF2=ABCD+ABCD+ACD+ABC+ABDF3=ABD+BCD+ABD+BCDF4=ABCD4、最终表达式由于两片数据选择器 74151 的输出端中有两个取非端，所以决定用 F1、F2 的值来表示 F3、F4。其真值表如下：F1 F2 F3 F40 0 1 00 1 0 01 1 1 11 0 0 0根据真值表得：F3=F1F2=F1*F2+F1*F2=（F1+F2）F1*F2F4=F1*F2=F1*F2四、 电路连接设计的总电路图如下：图 2 总设计图1、0000H 到 FFFFH 字信号发生电路的设计由于我仿真用的是 proteus 软件
6、，里面没有 multism 给定的字信号发生器，所以我利用 74161 计数器的工作原理设计了一个代替的字信号发生器（如图 3） 。如下图：74161 有四个输入端 D0、D1、D2、D3 ，使能端 ENP、 ENT 接高电平使计数器工作，清零端 MR=0 则输出全为 0，所以 MR 接高电平。时钟信号 CP 控制使得 D0D3从 0000 依次加 1，直到 FFFF，如此循环，实现字信号发生的功能。输出端 Q3Q0从高位到低位输出。图 3 字发生器设计2、F1、F2 输出电路F1、F2 表达式可用 ABCD 四位二进制信号表示：F1=0000+0101+1010+1011+1100+1111
7、F2=0010+0111+1000+1001+1011+1101比较 F1 和 A、B、C、D 的波形图可以得出选择控制端 CBA=000111 时对应X0X7 应该接的输入信号。图 4 接线分析图F1、F2 电路连接完成如下：图 5 F1、F2 输出电路3、F3、F4 输出电路根据表达式连接电路如下：图 6 F3、F4 输出电路五、 延时同步研究题目所给所有门的延时为 10ns，由于 F1、F2 到 F3、F4 各通过了 2 个门，延时20ns，所以在 F1、F2 的后面各加 2 个非门，达到延迟同步的目的。图 7 延时同步电路六、 负载能力研究根据要求，最终每路输出要求能带负载 100mW
8、，但根据上面的芯片手册，7400 门电路和 7404 门电路都不足以带动 100mW 负载。所以我们要在输出端接一个功率放大电路来满足要求。而放大电路一般分为以下几种：三种电路的比较：1、共射电路 既能放大电压又能放大电流，具有较大的电压放大倍数和电流放大倍数，输入电阻在三种电路中居中，输出电阻较大，频带较窄。输入信号与输出信号反相。常做低频放大电路的单元电路。2、共基电路 只能放大电压不能放大电流，输入电阻小，电压放大倍数和输出电阻与共射电路相当，频率特性是三种接法中最好的电路。常用于宽频带放大电路。3、共集电路 只能放大电流不能放大电压，是三种接法中输入电阻最大，输出电阻最小的电路，电压放
9、大倍数接近，具有电压跟随特点。输入信号与输出信号同相。常在多级放大器中常被用作缓冲级和输出级，适用于作功率放大和阻抗匹配电路。综上选择共集电路作为功率放大接入输出端，设计的放大电路如下：图 8 功率放大电路七、 仿真结果1、Proteus 仿真电路：图 9 仿真电路2、运行波形图：图 10 运行结果图3、负载能力：无功率放大时负载 接入功率放大电路后负载图 11 无放大电路功率 图 12 接入放大电路功率八、 感想与体会这次的数电研讨令我收获挺多，从仿真软件使用、电路设计到发现并解决问题，让我对组合逻辑电路有了深入的理解。做研究一定要先弄清楚原理，这样在做实验，才能做到心中有数，从而把实验做好做细。也许，实验不是很难，可能会不注重此方面，但到后期，需要思考和理解的东西增多，个人能力拓展的方面占一定比重时，如果还是没有很好的做好预习和远离学习工作，那么实验大部分会做的很不尽人意。这次的研讨，有利于掌握知识体系与学习方法，有利于激发我们学习的主动性，增强自信心，有利于培养我们的创新钻研的能力，有利于书本知识技能的巩固和迁移。通过在数字电子技术研讨中的研究，我收获了许多！最后，这次让我懂得了：严谨以及求实。能做好的事就要把它做到最好，把生活工作学习当成是在雕刻一件艺术品，真正把心投入其中，最终命运会为你证明你的努力不会白费。
