fpga-笔试面试题解答-集成电路-笔试题PPT演示课件

上传人:日度 文档编号:24498675 上传时间:2017-12-05 格式:DOCX 页数:11 大小:255.42KB
返回 下载 相关 举报
fpga-笔试面试题解答-集成电路-笔试题PPT演示课件_第1页
第1页 / 共11页
fpga-笔试面试题解答-集成电路-笔试题PPT演示课件_第2页
第2页 / 共11页
fpga-笔试面试题解答-集成电路-笔试题PPT演示课件_第3页
第3页 / 共11页
fpga-笔试面试题解答-集成电路-笔试题PPT演示课件_第4页
第4页 / 共11页
fpga-笔试面试题解答-集成电路-笔试题PPT演示课件_第5页
第5页 / 共11页
点击查看更多>>
资源描述

《fpga-笔试面试题解答-集成电路-笔试题PPT演示课件》由会员分享,可在线阅读,更多相关《fpga-笔试面试题解答-集成电路-笔试题PPT演示课件(11页珍藏版)》请在金锄头文库上搜索。

1、 1FPGA/集成电路笔试面试题解答已更新 23 个笔试面试题 还未完结连载更新。 。 。别人连载小说,我们连载 FPGA/集成电路笔试面试题解答视频!一点一滴的积累,坚持获得成绩!明德扬潘老师历经多年精心整理历年各大公司(如海华、大彊、中兴、展讯等名企)笔试面试题,每道题都有已录制好的详细的解答视频 + 举一反三的解题技巧。届时我们将不断地更新和补充最新的笔试面试题(解答视频) ,欢迎大家关注进行免费领取。 21. Write a sequence of 3-bit grey code. Can you derive a general equation to convert binary

2、to grey code? AMD 2008【解答视频序号:08310001】2. 怎样将一个 single-bit 信号从快时钟域送到慢时钟域,或慢送到快?Multi-bit 信号呢?AMD 2008【解答视频序号:08310002】3. 设计一个计算连续 Leading Zeros 个数的电路。输入 8-bit,输出 4-bit。AMD 200800001000 010000100010 001010001000 0000可以 parameterize 你的设计吗?其 hardware 是什么样子的?【解答视频序号:09090001】 34. 出下面两个状态机的逻辑综合图,并说明两种写法的

3、优缺点!凹凸 2008always (posedge clk or negedge rst)if(!rst)beginstateq=1ns【解答视频序号:09090004】7. 阻塞赋值和非阻塞赋值的区别 Tridentalways(posedge clk) always(posedge clk)begin beginb=a; b1;2b11: c=b1;default:begina=b;c=b;endendcase 8always (b or d)begina=b;c=b;case(d)2b00: a=b1;2b11: c=b1;endcaseendalways(b or d)beginca

4、se(d) /synopsys full_case2b00: a=b1;2b11: c=b1;endcaseend【解答视频序号:09090008】11. 从仿真的角度设计测试 32(bit)*32(bit)的乘法器能否正常工作的过程?【解答视频序号:09110001】12. 从仿真的角度设计测试 1024-depth 的 SRAM 能否正常工作的步骤或过程,功能:有10 位的读写指针,并且读操作与写操作可以同时进行,负责读和写的部分由一个控制器控制。【解答视频序号:09110002】13. 报文替换 ID 的功能 9【解答视频序号:09110003】14. flip-flop 和 latch

5、 的区别,rtl 中 latch 是如何产生的 SIRF 2008【解答视频序号:09120001】15. 多时钟域设计中,如何处理跨时钟域信号? SIRF 2008【解答视频序号:09120002】16. 锁存器比寄存器省面积,但为什么在 IC 设计中通常使用寄存器? SIRF 2008【解答视频序号:09120003】17. 用 verilog/vhdl 写一个 fifo 控制器( 包括空,满,半满信号)。 (飞利浦大唐笔试) 10regN-1:0 memory0:M1; 定义 FIFO 为 N 位字长容量 M【解答视频序号:09250001】18. FPGA 的片上 RAM 资源,可以在

6、设计中如下哪些应用?a、Shift Register b、ROMc、RAM d、FIFO【解答视频序号:09250002】19. 下列哪些属于时钟约束?a、set_false_path b、set_input_pathc、set_max_delay d、set_multicycle path【解答视频序号:09250002】20. FPGA 可以有哪些工艺?a、SDRAM b、SRAM c、EEPOM b、DDR e 、FLASH 【解答视频序号:09250002】21. 下列哪些是 FPGA 片内资源?a、RAM b、LUT c、DSP d、SDRAM【解答视频序号:09250002】 1122. 下列哪些选项是 FPGA 设计中必须的设计约束?a、管脚约束 b、跨时钟域约束 c、时钟周期约束 d、片上 RAM 位置约束【解答视频序号:09250002】23. 判断:FPGA 中,需要一个 1MByte 的存储空间,用片上 RAM 实现即可。【解答视频序号:09250002】

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号