《电子秒表的设计数电实训实验报告》由会员分享，可在线阅读，更多相关《电子秒表的设计数电实训实验报告（6页珍藏版）》请在金锄头文库上搜索。
1、 数字电子技术 课程设计报告（20112012 学年 第二学期）题 目 电子秒表的设计 系 别 电子与电气工程系 专 业 通信工程 班 级 学 号 姓 名 指导教师 完成时间 评定成绩 - 2 -目 录一、设计的目的二、设计的内容与要求三、设计方案四、设计总结五、参考文献- 3 -1、设计的目的1、了解计时器主体电路的组成及工作原理;2、熟悉集成电路及有关电子元器件的使用;3、学习数字电路中基本 RS 触发器、时钟发生器及计数、译码显示等单元电路的综合应用。2、设计的内容与要求由于实验电路中使用器件较多，实验前必须合理安排各器件在实验装置上的位置，使电路逻辑清楚，接线较短。在实验时，应按照实验
2、任务的次序，将各单元电路逐个进行接线和调试，即分别测试基本 RS触发器、单稳态触发器、时钟发生器及计数器的逻辑功能，待各单元电路工作正常后，再将有关电路逐级连接起来进行测试，直到测试电子秒表整个电路的功能。这样的测试方法有利于检查和排除故障，保证实验顺利进行。1 基本 RS 触发器的测试、 单稳态触发器的测试（1） 表态测试用直流数字电压表测量 A、B、D、F 各点电位值。记录之。（2） 动态测试输入端接受能 1KHZ 连续脉冲源，用示波器观察并描绘点（V II）F 点（V 0）波形，台嫌单稳输出脉冲持续时间太短，难以观察，可适当加大微分电容 C（如改为 0.1u）待测试完毕，再恢复 4700
3、P。、 时钟发生器的测试测试方法参考实验十五，用示波器观察输出电压小型并测量其频率，调节 RW，使输出矩形波频率为 50HZ。4、计数器的测试（1）计数器接成五进制形式，R 0（1） 、R 0（2） 、S 9（2）接逻辑开关输出插口，CP 2接单次脉冲源，CP 1接高电平“1” ，Q DQA接实验设备上译码显示输入端口 D、C、B、A，按表 171 测试其逻辑功能，记录之。（2）计数器及计数器接成 8421 码十进制形式，同内容（1）进行逻辑功能测试。记录之。（3）将计数器、级连，进行逻辑功能测试。记录之。5、电子秒表的整体测试各单元电路测试正常后，按图 11 把几个单元电路连接起来，进行电子
4、秒表的总体测试。先按一下按钮开关 K2，此时电子秒表不工作，再按一下按钮开关 K1，则计数器表零后便开始计时，观察数码管显示计数情况是否正常，如不需要计时或暂停计时，按一下开关K2，计时立即停止，但数码管保留所计时之值。6、电子秒表准确度的测试仪 利用电子钟或手表的秒计时对电子秒表进行校准。五、实验报告1、总结电子秒表整个调试过程。2、分析调试中发现的问题及故障排除方法。- 4 -六、预习报告1、复习数字电路中 RS 触发器，单稳态触发器、时钟发生器及计数器等部分内容。2、除了本实验中所采用的时钟源外，选用另外两种不同类型的时钟源，可供本实验用。画出电路图，选取元器件。3、列出电子秒表单元电路
5、的测试表格。4、列出调试电子秒表的步骤。3、 设计方案图形 1为电子秒表的电原理图。按功能分成四个单元电路进行分析。1、基本触发器图形 1-1 中单元 I 为用集成与非门构成的基本 RS 触发器。属低电平直接触发的触发器，有直接置位、复位的功能。它的一路输出 Q 作为单稳太触发器的输入，另一跟路输出 Q 作为与非门 5 的输入控制信号。按动按钮开关 K2（接地） ，则门 1 输出 =1；门 2 输出 Q=0，K2 复位后 Q、 状态保持不变。再按动按钮开关 K1；则 Q 由 0 变为 1，门 5 开启，为计数器启动作为准备。 由 1 变 0，启动单稳态触发器工作。基本 RS 触发器在电子秒表中
6、的职能是启动和停止秒表的工作。2、单稳态触发器图 1-1 中单元 II 为用集成与非门构成的微分型单稳态触发器，图 17-2 为各点波形图。单稳态触发器的输入触发脉冲信号 V1由基本 RS 触发器 端提供，输出负脉冲 V0通过非门加到计数器的清除端 R。静态时，门 4 应处于截止状态，故电阻 R 必须小于门的关门电阻 ROFF。定时元件 RC 取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的 RP和CP。单稳态触发器在电子秒表中的职能是为计数器提供清零信号。- 5 -图 1-1 电子秒表原理图3 时钟发生器图 1-1 中单元 III 为用 555 定时器构
7、成的多谐振荡器，是一种性能较好的时钟源。调节电位器 RW，使在输出端 3 获得频率为 50HZ 的矩形波信号，当基本 RS 触发器 Q=1 时，门5 开启，此时 50HZ 脉冲信号通过门 5 作为计数脉冲加于计数器的计数输入端 CP2。3、计数及译码显示二五十进制加法计数器 74LS90 构成电子秒表的计数单元，如图 11 中单元 IV 所示。其中计数器接成五进制形式，对频率为 50HZ 的时钟脉冲进行五分频，在输出端 QD 取得周期为 0.1S 的矩形波脉冲，作为计数器的时钟输入。计数器及计数器接成 8421 码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示 0.10.
8、9 秒；19.9 秒计时。注：集成异步计数器 74LS9074LS90 是异步二五十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。图 173 为 74LS90 引脚排列，表 171 为功能表。- 6 -通过不同的连接方式，74LS90 可以实现四种不同的逻辑功能；而且还右借助 R0（1） 、R0（2）对计数器清零，借助 S9（1） 、S 9（2）将计数器置 9。其具体功详述如下：（1） 计数脉冲从 CP1输入，Q A作为输出端，为二进制计数器。（2） 计数脉冲从 CP2输入，Q DQLQH作为输出端，为异步五进制加法计数器。（3） 若将 CP2和 QA相连，计数
9、脉冲由 CP1输入，Q D、Q C、Q B、Q A作为输出端，则构成 异步 8421 码十进制加法计数器。（4） 若将 CP1与 QD相连，计数脉冲由 CP2输入，Q A、Q D、Q C、Q B作为输出端，则构成 异步 5421 码十进制加法计数器。（5） 清零、置 9 功能。a) 异步清零当 R0（1） 、R 0（2）均为“1” ；S 9（1） 、S 9（2）中有“0”时，实现异步清零功能，即QDQCQBQA=0000。b) 置 9 功能当 S9（1） 、S 9（2）均为“1” ；R 0（1） 、R 0（2）中有“0”时，实现置 9 功能，即QDQCQBQA =1001. 表 17-11、+
10、5V 直流电源 2、双踪示波器3、直流数字电压表 4、数字频率计5、单次脉冲源 6、连续脉冲源7、逻辑电平开关 8、逻辑电平显示器9、译码显示器 10、74LS002 5551 74LS903电位器、电阻、电容若干4、设计总结 （1）本电路采用555定时器及电阻、电容组成多谐振荡器为74LS160提供时钟信号。（2）由74LS00两个与非门组成 RS 触发器，以及两个74LS00、C3、R17组成单稳态电路。（3）利用74LS160作为十分频和加法计数，而 U3、U4通过一个与非门进行级联。（4）用两个7447作为译码驱动加到了数码管。通过这次设计，使我加深了对数字电路的理解与应用，巩固了课本上所学的知识，真正实现- 7 -了学以致用的目的。5、参考文献1、电子技术基础-数字部分，康华光，高等教育出版社，2006；2、电子技术基础，童诗白，高等教育出版社，2001；3、电子技术基础，王卫东，电子工业出版社，2010。
