74LS164串转并实验

上传人:豆浆 文档编号:2216273 上传时间:2017-07-21 格式:DOC 页数:3 大小:32KB
返回 下载 相关 举报
74LS164串转并实验_第1页
第1页 / 共3页
74LS164串转并实验_第2页
第2页 / 共3页
74LS164串转并实验_第3页
第3页 / 共3页
亲,该文档总共3页,全部预览完了,如果喜欢就下载吧!
资源描述

《74LS164串转并实验》由会员分享,可在线阅读,更多相关《74LS164串转并实验(3页珍藏版)》请在金锄头文库上搜索。

1、 74LS164 串转并实验一、实验目的1、掌握 89C51 串行口方式 0 工作方式及编程方法2、掌握 89C51 的 P1 口的 I/O 功能输出3、掌握利用串行口入 I/O 口,扩展 I/O 通道的方法二、实验说明本实验是用 74LS164 把输入的串行数转换成并行数输出,74LS164 为串行输入并行输出移位寄存器,其引脚图及功能如下:A、B:串行输入端;QAQH:并行输出端;CLR:清零端,低电平有效;CLK:时钟脉冲输入端,上升沿有效。实验采用单片机串行工作方式 0 和 P1 端口两种方式串行输出数据。串行口工作方式 0时,数据为 8 位,从 RXD 端输出,TXD 端输出移位信号

2、,其波特率固定为 Fosc/12。在 CPU将数据写入 SBUF 寄存器后,立即启动发送。待 8 位数据输完后,硬件将状态寄存器的 TI位置 1,TI 必须由软件清零。串行口工作方式 0 数据/时钟是自动移位输出,用 P1 端口输出数据时,要编程位移数据,每输出一个数据位,再输出一个移位脉冲。三、实验内容及步骤本实验需要用到单片机最小系统(F1 区) 、十六位逻辑电平显示(I4 区)和74LS164(G3 区) 。1、选用 89C51 单片机最小应用系统模块,用八位数据线连接 74LS164 的并行输出JD5G 与十六位逻辑电平显示模块 JD2I,将 74LS164 的串行输入端 A/B(1

3、和 2 脚)接到RXD 上,CLK 接到 TXD 上,CLR 接 INT0。2、用串行数据通信线连接计算机与仿真器,把仿真器插到模块的锁紧插座中,请注意仿真器的方向:缺口朝上。3、打开 Keil uVision2 仿真软件,首先建立本实验的项目文件,接着添加 “TH23_74164 .ASM”源程序,进行编译,直到编译无误。4、全速运行程序,观察发光二极管亮灭情况,先右移动两次,再左移动两次,然后闪烁两次。5、也可以把源程序编译成可执行文件,用 ISP 烧录器烧录到 89S52/89S51 芯片中。(ISP 烧录器的使用查看附录二)四、实验程序(见光盘中的程序文件夹)五、电路图CLR9 CLK

4、8A1 B2QA 3QB 4QC 5QD 6QE 10QF 11QG 12QH 13VCC 14GND774LS164CLR9 CLK8A1 B2QA 3QB 4QC 5QD 6QE 10QF 11QG 12QH 13VCC 14GND7U3GSN74LS164NVCCXTAL1A12MHzC3A33pF C2A33pFP1.01 P1.12P1.23 P1.34P1.45 P1.56P1.67 P1.78RST9P3.0/RXD10 P3.1/TXD11P3.2/INT012 P3.3/INT113P3.4/T014 P3.5/T115P3.6/WR16 P3.7/RD17XTAL218 X

5、TAL119VSS20 P2.0 21P2.122P2.2 23P2.3 24P2.425P2.5 26P2.6 27P2.728PSEN 29ALE/PROG 30EA 31P0.0 32P0.133P0.2 34P0.3 35P0.436P0.5 37P0.6 38P0.739VCC 4089C51U1F VCCP3.0P3.1P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7EAALEPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P3.2P3.3P3.4P3.5P3.6P3.7510*8VCCP3.0P3.2P3.1L0L1L2L3L4L5L6L7C3F10uFVCCRESETR2F100R1F1K

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 行业资料 > 其它行业文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号