《EDA课程设计+数字钟课程设计》由会员分享，可在线阅读，更多相关《EDA课程设计+数字钟课程设计（20页珍藏版）》请在金锄头文库上搜索。
1、EDA 课程设计报告1设计任务书课题名称 数字钟设计实验设计目的1. 掌握 VHDL 的编程方法，掌握数字钟设计原理；2. 通过课程设计，要掌握使用 EDA 工具设计方法，包括图形设计输入、编译、软件仿真、下载和硬件仿真等全过程。3. 综合运用专业及基础知识，解决实际工程技术问题的能力；4. 学习资料的收集与整理，学会撰写课程设计报告。实验环境1. 微型电子计算机（PC） ；2. 安装 Windows XP 以上操作系统，Quartus II 6.0 及等开发工具。任务要求1. 使用集成开发软件 Quartus II 6.0 的使用及设计过程，熟悉 EDA 设计方法，掌握图形设计方法，了解 V
2、HDL 硬件描述语言，并且要求熟练使用 VHDL 语言。2. 利用课余时间去图书馆或上网查阅课题相关资料，深入理解课题含义及设计要求，注意材料收集与整理；3. 在第 15 周末之前完成预设计，并请指导教师审查，通过后方可进行下一步工作；4. 结束后，及时提交设计报告（含纸质稿、电子稿） ，要求格式规范、内容完整、结论正确，正文字数不少于 3000 字（不含代码） 。工作进度计划序号 起止日期 工 作 内 容1 2009.12.142009.12.14 在预设计的基础上，进一步查阅资料，完善设计方案。2 2009.12.142009.12.17设计总体方案，构建、绘制流程框图，编写代码，上机调试
3、。3 2009.12.172009.12.18 测试程序，完善功能，撰写设计报告。4 2009.12.18 参加答辩，根据教师反馈意见，修改、完善设计报告。指导教师（签章）：年 月 日 2摘要：EDA技 术 在 硬 件 实 现 方 面 融 合 了 大 规 模 集 成 电 路 制 造 技 术 ， IC版 图 设 计 技 术 、 ASIC测 试 与 封 装 技 术 、 FPGA /CPLD编 程 下 载 技 术 、 自 动 检 测 技 术 等 ； 在 计 算 机 辅 助 工 程 方 面 融合 了 计 算 机 辅 助 技 术 （ CAD） 、 计 算 机 辅 助 制 造 （ CAM） 、 计 算 机
4、 辅 助 测 试 （ CAT） 、 计 算 机 辅助 工 程 （ CAE） 技 术 以 及 多 种 计 算 机 语 言 的 设 计 概 念 ； 而 在 现 代 电 子 学 方 面 则 容 纳 了 更 多 的内 容 ， 如 电 子 线 路 设 计 理 论 、 数 字 信 号 处 理 技 术 、 数 字 系 统 建 模 和 优 化 技 术 及 长 线 技 术 理论 等 等 。 因 此 EDA技 术 为 现 代 电 子 理 论 和 设 计 的 表 达 与 实 现 提 供 了 可 能 性 。 在 现 代 技 术 的所 有 领 域 中 ， 纵 观 许 多 得 以 飞 速 发 展 的 科 学 技 术 ，
5、多 为 计 算 机 辅 助 设 计 ， 而 非 自 动 化 设 计 。显 然 ， 最 早 进 入 设 计 自 动 化 的 技 术 领 域 之 一 是 电 子 技 术 ， 这 就 是 为 什 么 电 子 技 术 始 终 处 于所 有 科 学 技 术 发 展 最 前 列 的 原 因 之 一 。 不 难 理 解 ， EDA技 术 已 不 是 某 一 学 科 的 分 支 ， 或 某种 新 的 技 能 技 术 ， 应 该 是 一 门 综 合 性 学 科 。 它 融 合 多 学 科 于 一 体 ， 打 破 了 软 件 和 硬 件 间 的壁 垒 ， 是 计 算 机 的 软 件 技 术 与 硬 件 实 现 、
6、 设 计 效 率 和 产 品 性 能 合 二 为 一 ， 它 代 表 了 电 子 设计 技 术 合 应 用 激 活 速 的 发 展 方 向 。数字钟以成为人们常生活中数字电子钟一般由振荡器，分频器，译码器，显示器等部分组成。数字钟的应用非常广泛，应用于人家庭以及车站。码头。剧场，办公室等公共场所，给人们的生活，学习，工作，娱乐带来极大的方便，由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确，性能稳定，携带方便等特点，它还用于计时，自动报时及自动控制等各个领域。 尽管目前市场上以有现成数字钟集成电路芯片，价格便宜这些都是数字电路中最基本的，应用最广的电路。数字电子钟的基本逻
7、辑功能框图如下：它是一个将“时” ， “分” ， “秒”显示于人的视觉器官的计时装置。他的计时装置的周期为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外应有校时功能。关键词： EDA VHDL 语言 数字钟 计时器 3目 次1、数字钟的综合概述 .42、数字频率计的设计要求和结构 .43、数字钟模块设计 .53.1 秒计时器 .53.2 分计时器 .63.3 时计时器 .63.4 星期计时器 .73.5 报时模块 .83.6 分频模块 .83.7 译码模块 .94、数字钟系统设计 .115、数字钟仿真调试过程 .135.1 秒计时器 .135.2 时计时器 .145.3 报时模
8、块 .145.4 系统总调试 .14总 结 .16致 谢 .17参考文献 .18指导教师评语 .1941、数字钟的综合概述人 类 社 会 已 进 入 到 高 度 发 达 的 信 息 化 社 会 。 信 息 化 社 会 的 发 展 离 不 开 电 子 信 息 产 品开 发 技 术 、 产 品 品 质 的 提 高 和 进 步 。 电 子 信 息 产 品 随 着 科 学 技 术 的 进 步 ， 其 电 子 器 件 和 设计 方 法 更 新 换 代 的 速 度 日 新 月 异 。 实 现 这 种 进 步 的 主 要 原 因 就 是 电 子 设 计 技 术 和 电 子 制 造技 术 的 发 展 ， 其
9、核 心 就 是 电 子 设 计 自 动 化 (EDA， Electronics Design Automation)技 术 ，EDA技 术 的 发 展 和 推 广 应 用 又 极 大 地 推 动 了 电 子 信 息 产 业 的 发 展 。 为 保 证 电 子 系 统 设 计 的速 度 和 质 量 ， 适 应 “第 一 时 间 推 出 产 品 ”的 设 计 要 求 ， EDA技 术 正 逐 渐 成 为 不 可 缺 少 的 一项 先 进 技 术 和 重 要 工 具 。 目 前 ， 在 国 内 电 子 技 术 教 学 和 产 业 界 的 技 术 推 广 中 已 形 成 “EDA热 ”， 完 全 可
10、以 说 ， 掌 握 EDA技 术 是 电 子 信 息 类 专 业 学 生 、 工 程 技 术 人 员 所 必 备 的 基 本 能力 和 技 能 。数 字 钟 是 一 种 用 数 字 电 路 技 术 实 现 时 、 分 、 秒 计 时 的 装 置 ， 与 机 械 式时 钟 相 比 具 有 更 高 的 准 确 性 和 直 观 性 ， 且 无 机 械 装 置 ， 具 有 更 长 的 使 用 寿 命 ，已 得 到 广 泛 的 使 用 。 数 字 钟 的 设 计 方 法 有 许 多 种 ,例 如 ,可 用 中 小 规 模 集 成 电路 组 成 电 子 钟 ； 也 可 以 利 用 专 用 的 电 子 钟
11、芯 片 配 以 显 示 电 路 及 其 所 需 要 的 外围 电 路 组 成 电 子 钟 ； 还 可 以 利 用 单 片 机 /FPGA 来 实 现 电 子 钟 等 等 。 这 些 方法 都 各 有 其 特 点 ， 其 中 利 用 单 片 机 实 现 的 电 子 钟 具 有 编 程 灵 活 ， 并 便 于 功 能的 扩 展 。2、 数字钟的设计要求和结构该数字钟可以实现 3 个功能：计时功能、整点报时功能和重置时间功能，因此有 3 个子模块：计时、报时（alarm1 ） 、重置时间 (s1、m1 、h1、d1)。其中计时模块有 4 部分构成：秒计时器（second1 ） 、分计时器 (minu
12、te1)和时计时器(hour1) 秒计时器（second1）是由一个 60 进制的计数器构成的，具有清 0、置数和计数功能。其中 reset 为清 0 信号，当 reset 为 0 时，秒计时器清 0；set 为置数信号，当 set 为 0 时，秒计时器置数，置 s1 的值。clk 为驱动秒计时器的时钟，sec 为秒计时器的输出，ensec 为秒计时器的进位信号，作为下一级的时钟输入信号。分计时器（minute1）是由一个 60 进制的计数器构成的，具有清 0、置数和计数功能。其中 reset 为清 0 信号，当 reset 为 0 时，分计时器清 0；set 为置数信号，当 set 为 0
13、时，分计时器置数，置 m1 的值。 clkm 为驱动分计时器工作的时钟，与 ensec 相连接； min 为分计时器的输出； enmin 为分计时器的进位信号，作为下一级的时钟输入信号。时计时器（hour1）是由一个 24 进制的计数器构成的，具有清 0、置数和计数功能。其中 reset 为清 0 信号，当 reset 为 0 时，时计时器清 0；set 为置数信号，当 set 为 0 时，时计时器置数，置 h1 的值。 clkh 为驱动时计时器工作的时钟，与 enmin 相连接；hour 为时计时器的输出；enhour 为时计时器的进位信号，作为下一级的时钟输入信号。报时模块（alarm1）的功能是当整点（将 min 作为该模块的输入信号，min=00）时
