《湖南工大-数电实验四触发器》由会员分享，可在线阅读，更多相关《湖南工大-数电实验四触发器（6页珍藏版）》请在金锄头文库上搜索。
1、湖南工大 -数电实验四 触发器第 1 页 共 6 页实验四 触发器一、实验目的1. 掌握基本 RS 触发器、 JK 触发器、D 触发器和 T 触发器的逻辑功能。.2. 熟悉各类触发器之间逻辑功能的相互转换方法。二、实验原理触发器是具有记忆功能的二进制信息存贮器件，是时序逻辑电路的基本单元之一。触发器按逻辑功能可分 RS、JK 、D 、T 触发器；按电路触发方式可分为主从型触发器和边沿型触发器两大类。图 81 所示电路由两个“与非”门交叉耦合而成的基本 RS 触发器，它是无时钟控制低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器的最基本单元。基本 RS 触发器也可以用两个“或
2、非”门组成，它是高电平直接触发的触发器。图 81 图 82JK 触发器是一种逻辑功能完善，通用性强的集成触发器，在结构上可分为主从型 JK 触发器和边沿型 JK 触发器，在产品中应用较多的是下降边沿触发的边沿型 JK 触发器。JK 触发器的逻辑符号如图 82 所示。它有三种不同功能的输入端，第一种是直接置位、复位输入端，用 和 表示。在 =0， =1 或SR=0， =1 时，触发器将不受其它输入端状态影响，使触发器强迫置“1”(或RS置“0”) ，当不强迫置“1”(或置“0”)时， 、 都应置高电平。第二种是时SR钟脉冲输入端，用来控制触发器触发翻转(或称作状态更新 )，用 CP 表示( 在国
3、家标准符号中称作控制输入端，用 C 表示)，逻辑符号中 CP 端处若有小园圈，则表示触发器在时钟脉冲下降沿(或负边沿)发生翻转，若无小园圈，则表示触发器在时钟脉冲上升沿(或正边沿)发生翻转。第三种是数据输入端，它是触发器状态更新的依据，用 J、K 表示。JK 触发器的状态方程为本实验采用 74LS112 型双 JK 触发器，是下降边沿触发的边沿触发器，引脚排列如图 83 所示。表 81 为其功能表。Qnnn1湖南工大 -数电实验四 触发器第 2 页 共 6 页图 83 图 84D 触发器是另一种使用广泛的触发器，它的基本结构多为维阻型。 D 触发器的逻辑符号如图 84 所示。D 触发器是在 C
4、P 脉冲上升沿触发翻转，触发器的状态取决于 CP 脉冲到来之前 D 端的状态，状态方程为Qn+1 =D表 81 表 82输 入 输 出 输 入 输 出SD RD CP J K Qn+1 Qn+1 SD RD CP D Qn+1 Qn+10 1 1 0 0 1 1 01 0 0 1 1 0 0 10 0 0 0 1 1 0 0 Qn Qn 1 1 1 1 01 1 1 0 1 0 1 1 0 0 11 1 0 1 0 1 1 1 Qn Qn1 1 1 1 Qn Qn1 1 Qn Qn注: 任意态; 高到低电平跳变 注: 低到高电平跳变Qn(Qn) 现态; 次态 不定态本实验采用 74LS74 型
5、双 D 触发器, 是上升边沿触发的边沿触发器, 引脚排列如图 85 所示。表 82 为其功能表。不同类型的触发器对时钟信号和数据信号的要求各不相同, 一般说来, 边沿触发器要求数据信号超前于触发边沿一段时间出现(称之为建立时间), 并且要求在边沿到来后一继续维持一段时间(称之为保持时间)。对于触发边沿陡度也有一定要求( 通常要求 100ns)。主从触发器对上述时间参数要求不高 , 但要求在CP=1 期间, 外加的数据信号不容许发生变化, 否则将导致触发器错误输出。Qn+1 (Qn+1 )湖南工大 -数电实验四 触发器第 3 页 共 6 页在集成触发器的产品中, 虽然每一种触发器都有固定的逻辑功
6、能, 但可以利用转换的方法得到其它功能的触发器。如果把 JK 触发器的 JK 端连在一起(称为 T 端 )就构成 T 触发器, 状态方程为 在 CP 脉冲作用下, 当 T=0 时 Qn+1=Qn, T=1 时, Qn+1 。工作在 T=1 时n的 JK 触发器称为 T触发器, 即每来一个 CP 脉冲 , 触发器便翻转一次。同样，若把 D 触发器的 端和 D 端相连，便转换成 T触发器。T 和 T触发器广泛应用Q于计算电路中。值得注意的是转换后的触发器其触发方式仍不变。图 85三、实验仪器与器件1. EEL08 组件 2. 示波器3. 双 JK 触发器 74LS1121 双 D 触发器 74LS
7、741 2 输入四与非门74LS001四、实验内容1. 测试基本 RS 触发器的逻辑功能按图 81 用与非门 74LS00 构成基本 RS 触发器输入端 、 接逻辑开关，输出端 Q、 接电平指示器，按表 83 要求测RS试逻辑功能。记录之。表 83SQ Q1 100110 1010 0n1湖南工大 -数电实验四 触发器第 4 页 共 6 页2. 测试双 JK 触发器 74LS112 逻辑功能1)测试 D、 D 的复位、置位功能RS任取一只 JK 触发器， D、 D、J、K 端接逻辑开关，CP 端接单次脉冲源，RSQ、 端接电平指示器，按表 83 要求改变， D、 D、(J、K、CP 处于任意R
8、S状态)，并在 D =0( D =1) 或 D =0( D =1)作用期间任意改变 J、K 及 CP 的状态，观察 Q、 状态，记录之。2)测试 JK 触发器的逻辑功能按表 84 要求改变 J、K、CP 端状态，观察 Q、 状态变化，观察触发器状态更新是否发生在 CP 脉冲的下降沿(即 CP 由 10)，记录之。表 84 表 85J K CP Qn+1 D CP Qn+1Qn=0 Qn=1 Qn=0 Qn=10 0 01 0 0110 100 1 01 1 0110 101 0 01101 1 0110(3)将 JK 触发器的 J、K 端连在一起，构成 T 触发器。CP 端输入 1Hz 连续脉
9、冲，用电平指示器观察， Q 端变化情况。CP 端输入 1KHz 连续脉冲，用双踪示波观察 CP、Q 、 的波形，注意相位和时间关系，描绘之。3. 测试双 D 触器 74LS74 的逻辑功能(1)测试 D、 D 的复位、置位功能RS测试方法同实验内容 2、1)(2)测试 D 触发器的逻辑功能 按表 85 要求进行测试，并观察触发器状态更新的是否发生在 CP 脉冲的上升沿( 即由 01)，记录之。(3)将 D 触发器的 Q 端与 D 端相连接，构成 T触发器。测试逻辑功能，测试方法同实验内容 2、3)，记录之。(4)用 JK 触发器将时钟脉冲转换成两相时钟脉冲。湖南工大 -数电实验四 触发器第 5
10、 页 共 6 页实验电路如图 86。输入端 CP 接 1KHz 脉冲源，输出端 QA、Q B 接示波器，观察 CP、Q A、Q B 波形，描绘之。五、实验报告1. 列表整理各类型触发器的逻辑功能。2. 总结 JK 触发器 74LS112 和 D 触发器 74LS74 的特点。3. 画出 JK 触发器作为 T触发器时，它的 CP、Q 、Q 端的波形图。讨论它们之间的相位和时间关系。4. 总结图 86 电路的功能。图 86六、预习要求1. 复习有关触发器部分内容。2. 列出各触发器功能测试表格。3. JK 触发器和 D 触发器在实现正常逻辑功能时 D、 D 应处于什么状态？RS4. 触发器的时钟脉
11、冲输入为什么不能用逻辑开关作脉冲源，而要用单次脉冲源或连续脉冲源？注：CMOS CC4013 双 D 触发器逻辑功能与 TTL 74LS74 相同。引脚排列如图 87 所示，它的触发方式是上升边沿触发，直接置位、复位端 S、R 高电平起作用，触发器工作时应置 R=S=0。表 86 为 4013 功能表。表 86 表 87输入 输出 输入 输出S R CP D Qn+1 Qn+1 S R CP J K Qn+1 Qn+11 0 1 0 1 0 1 00 1 0 1 0 1 0 11 1 1 1 0 0 0 0 1 0 0 0 0 Qn Qn0 0 1 1 0 0 0 1 0 1 00 0 Qn Qn 0 0 0 1 0 1湖南工大 -数电实验四 触发器第 6 页 共 6 页0 0 1 1 Qn Qn0 0 Qn QnCMOS CO4027 双 JK 触发器逻辑功能与 TTL 74LS112 相同。引脚排列如图 82 所示，触发方式及直接置位、复位功能与 4013 相同。表 87 为 4027功能表。图 87 图 88
