《数字电路及逻辑设计》由会员分享，可在线阅读，更多相关《数字电路及逻辑设计（17页珍藏版）》请在金锄头文库上搜索。
1、1数字电路与逻辑设计参考授课方案（2004 年版） （48 学时）第一次: 第 1 章 绪论（总 3 学时） 章节：1.1.1 节，1.1.2 节，1.1.5 节；1.1.6 节知识背景：内容：绪论；数制及转换安排：1.介绍数字电路与逻辑设计课程：数字电路起源及发展；数字电路特点；数字电路的应用；数字信号；布尔代数。2.掌握常用数制：二进制、八进制、十六进制、十进制等。注意基数与权的概念3.掌握数制间的转换：十进制与任意 R 进制间的相互转换；二进制与 2 n进制（如八进制、十六进制）间的相互转换。注意转换精度。本次课重点：数制及数制间的转换；基与权的概念 习题：P10 题 1.；2. ；3.
2、；4. 。第二次: 第 1 章 绪论 第 2 章 逻辑函数及其简化 （总 7 学时） 章节：1.1.3 节，1.1.4 节 & 2.1.1 节,2.1.2 节。 知识背景：数制内容：常用代码；算术运算与逻辑运算； 逻辑代数的逻辑与逻辑运算；真值表与逻辑函数。安排：1.介绍常用二十进制代码（BCD 码）：有权码，无权码。注意 BCD 码的特点；BCD 码与二进制码的区别。2.基本逻辑：与、或、非；复合逻辑：与非、或非、与或非、同或、异或。描述逻辑代数的描述方法：真值表，表达式、符号。3.逻辑运算。注意其一般形式。注意算术运算与逻辑运算的区别。本次课重点：BCD 码；逻辑代数的逻辑与逻辑运算。习题
3、：P10 题 6. 。第三次：第 2 章 逻辑函数及其简化 章节：2.1.3 节，2.1.4 节，2.1.5 节，2.1.6 节 & 2.2.1 节知识背景：逻辑代数的逻辑、逻辑运算内容：逻辑函数相等；三个规则；逻辑代数的常用公式。安排：1.真值表与逻辑函数：建立逻辑函数的方法；已知真值表，写与或表达式（积之和式）以及或与表达式（和之积式）的方法。22.逻辑函数“相等”的概念。用真值表证明逻辑函数相等。3.逻辑代数的基本公式。注意逻辑代数的特殊规律。 4.三个规则：代入规则，反演规则，对偶规则。注意反演规则与反演律的区别。掌握已知原函数，求其反函数与偶函数的方法。5.熟练掌握逻辑代数的 5 个
4、常用公式。本次课重点：已知真值表写逻辑函数表达式的方法逻辑函数的公式与规则；逻辑函数的三个规则及常用公式。习题：P47 题 1. ；题 3. ； 4. ； 第四次：第 2 章 逻辑函数及其简化 章节： 2.2.1 节知识背景：逻辑代数的逻辑、逻辑运算内容：逻辑函数的公式化简法。安排：1.最简的概念；2.熟练掌握逻辑函数的公式化简方法。本次课重点：逻辑函数的公式化简方法习题： P48 题 8. 。第五次：第 2 章 逻辑函数及其简化 章节：2.1.7 节 & 2.2.2 节知识背景：逻辑代数的描述方法、已知真值表写逻辑函数表达式内容：逻辑函数的标准形式；逻辑函数的图形化简法。安排：1.最小项和最
5、大项；逻辑函数的标准与或式（最小项表达式） ；逻辑函数的标准或与式（最大项表达式） ；逻辑函数的异或标准形式；同或标准形式。最小项表达式与最大项表达式的转换。2.介绍逻辑函数的第四种描述方法：卡诺图。讲解卡诺图与其他描述方法间的关系及相互转换。利用卡诺图合并最小项的规律。 3.熟练掌握逻辑函数的图形化简方法。注意掌握带任意项的逻辑函数化简。本次课重点：逻辑函数的标准形式；逻辑函数的图形化简方法习题： P48 题 9.；10。第六次：第 3 章 集成逻辑门 （总 4 学时）章节： 3.1，3.2.1,3.2.2 节知识背景：前续课程电子电路晶体二、三极管知识内容： 晶体管的开关特性; TTL 与
6、非门的主要外部特性； 3安排：1.晶体二、三极管的开关特性：重点介绍晶体二、三极管的稳态开关特性和参数，晶体二、三极管的瞬态开关特性和延迟时间。 2.晶体管晶体管逻辑门电路（TTL）：介绍典型 TTL 与非门电路，分析电路工作原理，掌握电路两种工作状态。3. TTL 与非门的主要外部特性：电压传输特性、输入特性、电阻负载特性、输出特性。TTL 与非门的主要参数：输出高电平；输出低电平；输入短路电流；阈值电压；最小输入高电平（开门电平） ；最大输入低电平（关门电平） ；开门电阻；关门电阻；高电平输入电流（输入漏流） ；最大输出灌流负载；最大输出拉流负载。扇入、扇出系数和平均延迟时间。本次课重点：
7、晶体二、三极管的稳、瞬态开关特性；典型 TTL 与非门电路工作原理; TTL 与非门的主要外部特性和主要参数 习题：（无） 第七次：第 3 章 集成逻辑门 章节： 3.2.3，3.2.4 节; 3.4，3.5 节知识背景：晶体二、三极管稳态特性及 TTL 典型电路、前续课程电子电路MOS 晶体管知识内容： TTL OC 门、三态输出门、异或门；其他系列 TTL 门电路安排：1.TTL OC 门、三态输出门、异或门：集电极开路的 TTL 与非门（OC 门）的电路特点、工作原理、使用特点及线与。TTL 三态输出门的电路特点、工作原理、使用特点及利用三态门实现总线结构和数据的双向传输。异或门的逻辑。
8、2.其他系列 TTL 门电路：简单介绍 CT54H/74H 系列；CT54S/74S 系列；CT54LS/74LS 系列。3.MOS 晶体管：MOS 晶体管；MOS 反相器和门电路。 4.CMOS 门电路：掌握 CMOS 门电路的特点及功能。注意 CMOS 门电路与 TTL 门电路在外特性上的区别：具体体现在电阻特性上。本次课重点： TTL OC 门、三态输出门的特点;CMOS 门电路的特点及功能。习题： P102 题 4。第八次：第 4 章 组合逻辑电路（总 9 学时）章节：4.1；4.1.1；4.1.2 节知识背景：逻辑代数、集成逻辑门内容：小规模组合逻辑电路分析：分析方法和分析步骤； 常
9、用组合逻辑部件：半加器、全加器、编码器安排：1.介绍组合逻辑电路逻辑功能特点、一般框图。强调组合逻辑电路没有记忆功能。42.重点介绍小规模组合逻辑电路（SSI）分析：分析方法（代数法）和分析步骤。注意“级的概念。3.介绍常用组合逻辑部件：半加器；全加器：1 位全加器、4 位逐位进位加法器、4 位超前进位加法器。注意半加与全加的概念和区别；注意中规模电路（MSI）与小规模电路（SSI）的区别以及两种电路不同的学习特点。4.常用组合逻辑部件：编码器：8 线3 线优先编码器。注意对 MSI 电路来说，不具体介绍其电路结构，重点介绍逻辑功能：真值表、逻辑功能、逻辑符号。特别强调对真值表（功能表）的理解
10、、分析和应用。5.编码器的扩展:由 8 线3 线优先编码器扩展成 16 线4 线优先编码器。注意 MSI 电路中使能端的使用本次课重点：小规模组合逻辑电路（SSI）分析：分析方法和分析步骤；中规模组合逻辑电路（MSI）分析：半加器、全加器、编码器的功能（真值表、逻辑功能、逻辑符号） 。习题：P150 题 1。第九次：第 4 章 组合逻辑电路 章节：4.1.3，4.1.4，4.1.5 节知识背景：组合逻辑电路分析内容：常用组合逻辑部件：译码器、数值比较器、数据选择器安排：1.常用组合逻辑部件：译码器：介绍译码器的分类：变量译码器；码制译码器；显示译码器。介绍各种译码器电路，着重强调其逻辑功能：真
11、值表、逻辑功能、逻辑符号。具体有：2 线4 线译码器；2 线4 线译码器扩展成 3 线8 线译码器；3 线8 线译码器；4 线10 线译码器；5 线32 线译码器；七段显示译码器。2.变量译码器也可作为数据分配器使用。3.常用组合逻辑部件：数值比较器：1 位数值比较器、4 位数值并行比较器。注意对 MSI 电路来说，不具体介绍其电路结构，重点介绍逻辑功能：真值表、逻辑功能、逻辑符号。特别强调对真值表（功能表）的理解、分析和应用。4. 数值比较器的扩展:由 4 位数值比较器扩展成 8 位数值比较器。注意 MSI 电路中使能端的使用。5.常用组合逻辑部件：数据选择器：介绍数据选择的概念，介绍双 4
12、 选 1 数据选择器；8 选 1 数据选择器。着重强调其逻辑功能：真值表、逻辑功能、逻辑符号。6.数据选择器的扩展：由 8 选 1 数据选择器扩展成 32 选 1 数据选择器。本次课重点：中规模组合逻辑电路（MSI）分析：译码器、数据选择器习题：P153 题 12;补充一道数据选择器分析题。5第十次：第 4 章 组合逻辑电路 章节：4.2.1 节 P130P131知识背景：逻辑函数化简内容：采用小规模集成器件的组合逻辑电路设计（SSI）安排：1.采用小规模集成器件的组合逻辑电路设计的一般步骤。介绍逻辑函数的五种表达形式，强调电路最简的概念；强调设计步骤中“表达式变换”的重要和变换难度。2.举例
13、介绍双轨设计：既有原变量，又有反变量的小规模组合逻辑电路设计。一般的二级门形式；不同情况下的表达式变换以得到最简电路；通过增加级数来减少门电路的方法。注意重点采用与非门、或非门的设计。本次课重点：采用小规模集成器件的组合逻辑电路设计（SSI） （双轨设计） 。习题：P150 题 4（3） ；5（3） ；8；10（2） 。第十一次：第 4 章 组合逻辑电路章节：4.2.2 节知识背景：中规模组合逻辑部件（MSI）内容：采用中规模集成器件（数选器、译码器、全加器）实现组合逻辑函数（MSI） ； 安排： 1.采用中规模集成器件实现组合逻辑函数（MSI）的方法是：逻辑函数对照法。MSI 设计最简的概念
14、：MSI 器件数最少。 2.采用数据选择器实现单输出组合逻辑函数。用具有 n 个地址输入端的数选器可以实现 m 变量逻辑函数；其中有m=n; mn 三种情况。针对第种，可以分别采用扩展法和降维图法。注意记图变量的合理选取。3.采用译码器实现多输出组合逻辑函数。用 n 变量译码器加上输出门，可实现任何形式的输入变量不大于 n 的组合逻辑函数。4.使用数据选择器和译码器实现组合逻辑函数，各自特点不同。例如一片 8 选 1 数据选择器可以实现任意多输入变量的一个组合逻辑函数；而一片 3 线8 线译码器可以实现三变量的多输出函数。5.采用全加器可以实现加法运算组合逻辑函数。本次课重点：采用中规模集成器
15、件（数选器、译码器）实现组合逻辑函数（MSI） 。习题：P153 题 14(1); P154 题 20第十二次：第 4 章 组合逻辑电路 集成触发器 （总 5 学时）章节：，4.3 节 & 5.1 节；6知识背景：集成逻辑门内容：组合逻辑电路的冒险现象; 基本触发器；安排： 1.冒险现象（一种实际现象）的定义；分类。注意冒险现象只是实际电路中的一种可能。 2.举例说明静态冒险现象产生的原因。3.如何避免逻辑冒险。其方法是：修改逻辑设计；引入取样脉冲；输出加滤波电容。4.触发器和前面的组合逻辑电路不同，具有记忆功能。 5.基本触发器电路组成和工作原理；基本触发器功能的描述。注意描述触发器的逻辑功
16、能，可采用：状态转移真值表；特征方程（状态方程） ；状态转移图和激励表三种方法。注意基本触发器的符号。注意不定现象以及不定现象产生的时刻。注意基本触发器的工作波形。 本次课重点：避免逻辑冒险的方法;基本触发器的工作波形；习题：无第十三次:第 5 章 集成触发器 章节： 5.2 节; 5.3.1; 5.3.2 节 知识背景：基本触发器内容：钟控触发器; 主从触发器安排：1.钟控类（钟控 RS 触发器；钟控 D 触发器；钟控 JK 触发器；钟控 T 触发器; 钟控T触发器）的电路特点（有一级触发导引电路） ，触发特点（上沿触发） ，功能描述，工作波形，符号说明。注意时钟信号 CP。注意上沿触发 ：在 CP1 期间内，接收输入激励信号的改变而触发；在 CP0 期间，触发器保持。注意钟控 JK 触发器的空翻现象。 2.强调触发器的工作波形的画法。3.可克服空翻现象的主从触发器电路由主触发器和从触发器两部分组成。工作原理：在CP=1 时，
