《三位二进制模5计数器》由会员分享，可在线阅读，更多相关《三位二进制模5计数器（13页珍藏版）》请在金锄头文库上搜索。
1、课 程 设 计题 目 数字逻辑设计题目 三位二进制模五计数器学 院 计算机科学与技术专 业 班 级 姓 名 指导教师 2011 年 月 日学 号： 武汉理工大学数字逻辑课程设计说明书1课程设计任务书学生姓名 学生专业班级 指导教师 学 院 名 称 计算机科学与技术学院一、题目：三位二进制模 5 计数器。当外部输入 X = 1 时，计数器加 2 计数；外部输入X = 0 时，计数器加 1 计数。 “模 5”为逢“5”进 1 计数。原始条件：使用 D 触发器( 74 LS 74 )、 “与”门 ( 74 LS 08 )、 “或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计三位二
2、进制模 5 计数器。二、要求完成设计的主要任务如下：1能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。2使用同步时序逻辑电路的设计方法，设计三位二进制模 5 计数器。写出设计中的三个过程。画出课程设计图。3根据 74 LS 74、74 LS 08、74 LS 32、74 LS 04 集成电路引脚号，在设计好的三位二进制模 5 计数器电路图中标上引脚号。4在试验设备上，使用 74 LS 74、74 LS 08、74 LS 32、74 LS 04 集成电路连接、调试和测试三位二进制模 5 计数器电路。三、课程设计进度安排：序号 课 程 设
3、 计 内 容 所用时间1 设计三位二进制模 5 计数器电路 1 天2 电路连接、调试和测试 3 天3 分析总结设计，撰写课程设计 1 天合计 5 天指导教师签名： 2011 年 月 日系主任（责任教师）签名： 2011 年 月 日武汉理工大学数字逻辑课程设计说明书2三位二进制数模 5 计数器1 设计目的 1、深入了解与掌握同步时序逻辑电路的设计过程； 2、了解74LS74、74LS08、74LS32、74LS86及74LS04集成电路的功能； 3、能够根据电路图连接好实物图，并实现其功能。学会设计过程中的检验与完善。2 题目理解和功能描述用数字逻辑实验板和若干集成芯片实现如下功能：利用逻辑电平
4、区域中八盏灯的前四盏作为实验的输入和输出。其中以第 1 盏灯（K1）作为输入 x，用以改变输入的 0、1 特性（x 为 0 时是加 1 计数器，为 1 时是加 2计数器） 。其余三盏灯（K2、K3、K4）显示计数器的输出，也就是三位二进制数的三个状态，对应于三个 D 触发器的 、 、 。三位二进制计数器逻辑结构如图一所示。2y10y计数器输出210y输入 x 时钟输入图 1 三位二进制数逻辑结构3 设计中使用的集成电路名称及引脚编号3.1 74LS04 非门5V 13 12 11 10 9 8 1 2 3 4 5 6 地 （注明： 1、3、5、9、11、13 为输入， 2、4、6、8、10、1
5、2 为对应输出）三位二进制模 5 计数器武汉理工大学数字逻辑课程设计说明书33.2 74LS08 与门 5V 13 12 11 10 9 81 2 3 4 5 6 地 （注明：1、2，4、5，9、10，12、13 为输入，3、6、8、11 为对应输出）3.3 74LS32 或门5V 13 12 11 10 9 81 2 3 4 5 6 地 （注明： 1、2，4、5, 9、10，12、13 为输入，3、6、8、11 为对应输出）3.4 74LS86 异或门5V 13 12 11 10 9 81 2 3 4 5 6 地 （注明： 1、2，4、5, 9、10, 12、13 为输入，3、6、8、11
6、为对应输出）武汉理工大学数字逻辑课程设计说明书43.5 74LS74 D 触发器( 2D ) (2CK) (2Q ) (2 ) Q5V 13 12 11 10 9 81 2 3 4 5 6 地（1D ）(1CK ) (1Q ) (1 ) Q(注明：利用触发器的输入 D，时序 CK，输出 Q，反向输出 ) 4 逻辑电路设计具体步骤第 1 步 根据逻辑功能要求，做出原始状态图和原始状态表。1/0 1/01/00/00/00/11043 20/00/01/01/1图 1 三位二进制模五计数器原始状态图武汉理工大学数字逻辑课程设计说明书5表 2 三位二进制模五计数器原始状态表第 2 步 状态化简。作出
7、最小化状态表。表 3 隐含表次态/输出现态x=0 x=10 1/0 2/01 2/0 3/02 3/0 4/03 4/0 0/14 5/1 1/01 1 22 32 1 32 42 33 43 4 0 1 2 3次态/输出现态 x=0 x=10 1/0 2/01 2/0 3/02 3/0 4/03 4/0 0/14 5/1 1/0武汉理工大学数字逻辑课程设计说明书6表 4 最小化状态表第 3 步 状态编码，作出二进制状态表表 5 状态分配方案表 6 二进制状态表第 4 步 求出激励函数和输出函数表达式。实验利用 D 触发器，根据状态表 ，做出激励函数和输出函数真值表。根据激励函数和输出函数真值
8、表做出激励函数和输出函数卡诺图。 根据卡诺图写 出激励函数和 输出函数表达 式。 y2y1 y00 0 0 1 1 1 1 00 0 2 41 1 3次态 /输出)1(2ny)()1(0n现态x=0 x=1000 001/0 010/0001 010/0 011/0010 011/0 100/0011 100/0 000/1100 000/1 001/0x y2 y1 y0 D2 D1 D0 Z0 0 0 0 0 0 1 00 0 0 1 0 1 0 00 0 1 0 0 1 1 00 0 1 1 1 0 0 00 1 0 0 0 0 0 10 1 0 1 d d d d0 1 1 0 d d
9、 d d0 1 1 1 d d d d1 0 0 0 0 1 0 01 0 0 1 0 1 1 01 0 1 0 1 0 0 0武汉理工大学数字逻辑课程设计说明书7表 7 激励函数真值表 根据真值表画出卡诺图如下： D2: D2= y1y0+ xy1 =y1(xy 0)x0D1: D1=x + y0+ y1 =x + (y1y 0) 21x10211 0 1 1 0 0 0 11 1 0 0 0 0 1 01 1 0 1 d d d d1 1 1 0 d d d d1 1 1 1 d d d dy1y0 xy2 0 0 0 1 1 1 1 00 0 0 0 0 00 1 0 d d 01 1
10、1 d d 01 0 0 d d 1y1y0 xy2 0 0 0 1 1 1 1 00 0 0 0 0 10 1 1 d d 11 1 0 d d 01 0 1 d d 0武汉理工大学数字逻辑课程设计说明书8D0:D0= +xy2 +x y0=x2y011x+x (y2+y0) 2y01Z:Z= y2+xy1y0 x激励函数表达式说明：在画卡诺圈的过程中，用到了无关最小项 d,在 D2、D 0 的卡诺圈中充分利用到了 d，而在第二个卡诺图中，并没有连到最大的卡诺圈，原因是为了利用异或门设计电路，这样可以大量的减少芯片的运用。本实验中仅用到了 7 个与门电路，这样大大简化了电路。第 5 步 画出
11、逻辑电路图，根据激励函数表达式，画出如图 X 所示的三位二进制模五计数器电路图。y1y0 xy2 0 0 0 1 1 1 1 00 0 1 0 1 00 1 0 d d 11 1 0 d d 01 0 1 d d 0y1y0 xy2 0 0 0 1 1 1 1 00 0 0 1 0 00 1 0 d d 01 1 0 d d 11 0 0 d d 0武汉理工大学数字逻辑课程设计说明书95 三位二进制模五计数器连接、调试和测试5.1 计数器的连接根据设计电路图，对照集成电路名称及引脚编号对电路进行连接。其中，输入 x 连接 k1,三个状态的输出连接 k2、k3、k4。连接过程中遵循着如下顺序：1
12、、连接每一个集成电路的电源和接地端，每一个集成电路的电源和地都是并联接入。2、给 D 触发器连入时间脉冲信号。3、检查器件的是否能正常工作。对每一个器件的输入、输出进行检查，以便能顺利进入计数器的连接，减少错误干扰。4、给计数器接线，接线顺序依照激励函数表达式的顺序，以免出现漏连、错连的现象。5.2 计数器的调试和测试给连接好的计数器接通电源进行检测，首先给计数器一个初始状态，然后把 x 打到开关“0” ，按下单脉冲信号，观测 k1、k2、k3 的现象是否为加 1 计数器。再把开关打到“1”，观察是否为加 2 计数器。再把时钟信号接到连续脉冲信号上，再重复上述操作，观测是否呈现加 1 加 2
13、计数功能。5.3 调试和测试同步时序逻辑电路和组合逻辑电路参考事项武汉理工大学数字逻辑课程设计说明书101） 连接线路前，首先测试各元件功能是否完好，并熟悉各元件接线方法。2） 实验开始时，检查并确定实验设备上的集成电路是否符合要求。3） 可以分步骤先连接同步时序逻辑电路，测试一下同步时序逻辑电路工作是否正常。再进一步连接组合逻辑电路，这时就可以把同步时序逻辑电路和组合逻辑电路组成一体进行调试和测试。4） 导线在插孔中一定要牢固接触，集成电路引脚与引脚之间的连线一定要良好，不要连飞线。5） 在同步时序逻辑电路和组合逻辑电路连线时，为了防止连线时出错，可以在每连接根线以后，在同步时序逻辑电路和组合逻辑电路图中做一个记号，这样可以避免联线搞错，连线漏掉，多余连线的现象发生。6 集成电路连接图和实验现象6.1 集成电路连接图经过调试和测试，生成最终的设计方案，如下为设计结果的集成电路连接图：6.2 实验现象武汉理工大学数字逻辑课程设计说明书11当 x 打到“0” ，电路为模 5 加 1 计数器，现象如下：亮亮亮 亮亮暗 亮暗亮 亮暗暗 暗亮亮当 x 打到“1” ，电路为模 5 加 2 计数器，现象如下：亮亮亮 亮暗亮 暗亮亮 亮亮暗 亮
