《M序列发生器及设计及实现毕业论文》由会员分享，可在线阅读，更多相关《M序列发生器及设计及实现毕业论文（32页珍藏版）》请在金锄头文库上搜索。
1、 第 0 页 共 33 页1 引言本文的主要内容是移位寄存器 74LS194 的研究和 m 序列码发生器的产生原理以及基于 MAX+PLUS II、Protel 99SE 软件的实现。m 序列码发生器的产生原理和实现是 CDMA 通信中的核心，具有重要的理论价值和广阔的应用前景。文中基于对 74LS194 移位寄存器的研究，对伪随机序列的特性及对 m 序列发生器的结构进行了分析，运用 MAX+PLUS II 的模拟仿真和 Protel 99SE 进行印刷电路板设计，验证其正确性，最终产生 m 序列码。1.1 研究此课题的目的伪随机序列系列具有良好的随机性和接近于白噪声的相关函数，并且有预先的可
2、确定性和可重复性。这些特性使得伪随机序列得到了广泛的应用。1.2 伪随机序列的应用和意义1.2.1在通信加密中的应用 m序列自相关性较好，容易产生和复制，而且具有伪随机性，利用m序列加密数字信号使加密后的信号在携带原始信息的同时具有伪噪声的特点，以达到在信号传输的过程中隐藏信息的目的；在信号接收端，再次利用m序列加以解密，恢复出原始信号 1。1.2.2 在雷达信号设计中的应用 近年兴起的扩展频谱雷达所采用的信号是已调制的具有类似噪声性质的伪随机序列，它具有很高的距离分辨力和速度分辨力。这种雷达的接收机采用相关解调的方式工作，能够在低信噪比的条件下工作，同时具有很强的抗干扰能力。该型雷达实质上是
3、一种连续波雷达，具有低截获概率性，是一种体制新、性能高、适应现代高技术战争需要的雷达。采用伪随机序列作为发射信号的雷达系统具有许多突出的优点。首先，它是一种连续波雷达，可以较好地利用发射机的功率。其次，它在一定的信噪比时，能够达到很好的测量精度，保证测量的单值性，比单脉冲雷达具有更高的距离分辨力和速度分辨力。最后，它具 第 1 页 共 33 页有较强的抗干扰能力，敌方要干扰这种宽带雷达信号，将比干扰普通的雷达信号困难得多 2。1.2.3 在通信系统中的应用伪随机序列是一种貌似随机，实际上是有规律的周期性二进制序列，具有类似噪声序列的性质，在CDMA中，地址码都是从伪随机序列中选取的，在CDMA
4、中使用一种最易实现的伪随机序列：m序列，利用m序列不同相位来区分不同用户；为了数据安全，在CDMA的寻呼信道和正向业务信道中使用了数据掩码（即数据扰乱）技术，其方法是用长度为2的42次方减1的m序列用于对业务信道进行扰码（注意不是扩频） ，它在分组交织器输出的调制字符上进行，通过交织器输出字符与长码PN码片的二进制模工相加而完成。1.3 伪随机序列研究现状迄今为止，人们获得的伪随机序列仍主要是PC（相控）序列，移位寄存器序列（m和M序列） ，Gold序列，GMW序列，级联 GMW序列，Kasami序列，Bent序列，No序列。其中 m 序列是最有名和最简单的,也是研究的最透彻的序列。m 序列还
5、是研究其它序列的基础。它序列平衡，有最好的自相关特性，但互相关满足一定条件的族序列数很少(对于本原多项式的阶数小于等于 13 的 m 序列，互为优选对的序列数不多于 6)，且线性复杂度很小。1.4 研究内容首先研究生成序列的反馈移位寄存器、反馈逻辑函数。主要研究它们的生成、随机特性以及相关特性。最后在理论证明的基础上应用 Quartus II 仿真验证它们的正确性并仿真作出 m 序列相关特性图形，用 PROTEL 99SE 绘制原理图及 PCB 图。 第 2 页 共 33 页2 移位寄存器2.1 移位寄存器概述移位寄存器是数字系统中的重要逻辑部件，具有移位和寄存的功能，简称移存器。移存器从结构
6、上看，是将若干触发器级联起来。按数据输入方式来分，有串行和并行两种；而移位方向，则有左移和右移；按数据输出也有串出和并出之分。商品化通用寄存器可使数据串并出入，并可左右移位，应用灵活方便。为了准确分析移位，正确使用移存器，灵活运用移存器，这一节将做进一步的讨论。在数字系统中，常常要将寄存器中的数码按时钟的节拍向左移或右移一位或多位，能实现这种移位功能的寄存就称为移位寄存器。顾名思义，移位寄存器具有数码的寄存和移位两个功能。若在时钟脉冲的作用下，寄存器的数码向左移动一位，则称左移；若数码依次向右移动一位，成为右移。移位寄存器的每一位也是由触发器组成的，但由于它需要有移位功能，所以每位触发器的输出
7、端与下一位触发器的数据输入端相连接，所有触发器公用一个时钟脉冲，使它们同步工作。但移位寄存器的次态受移位功能的限制，因为寄存器中的触发器只能存储 1 位二进制数，0 或 1，所以移位寄存器的次态只能有两种情况。例如，原态为 1011，当它右移一位时，若移进的为 1，则次态为 1101；若移进的为 0，次态则为 01013。2.2 移位寄存器原理移位寄存器可分为单向移位寄存器（单向左移，单向右移）双位移位存寄器寄存器。2.2.1 4 位右移寄存器原理：单向移位寄存器由 4 个维持阻塞的 D 触发器组成。 4 个 D 触发器共用一个时钟脉冲信号，因此为同步时序逻辑电路。数码由最左边的 FF0 的
8、DI端串行输入。由于 D 触发器的驱动方程为：Q n+1=D 第 3 页 共 33 页故 D0=DI，D 1=Qn0，D 2=Qn1，D 3=Qn2时钟方程：CP 0=CP1=CP2=CP3=CP每一个触发器的输出其右边触发器的输入，则对应每一个 CP 上升沿，数据右移一位。图 2.1 移位寄存器的右移图 2.2 右移寄存器的时序图表 2.1 4 位右移寄存器的状态表输 入 现 态 次 态DI CP Q0n Q1n Q2n Q3nQ0n+1 Q1n+1Q2n+1 Q3n+1注 释1 0 0 0 0 1 0 0 01 1 0 0 0 1 1 0 01 1 1 0 0 1 1 1 01 1 1 1
9、 0 1 1 1 1连续输入 4个 10 1 1 1 1 0 1 1 10 0 1 1 1 0 0 1 10 0 0 1 1 0 0 0 10 0 0 0 1 0 0 0 0 连续输入 4个 0 第 4 页 共 33 页2.2.2 4 位左移寄存器原理：数码由最右边的 FF3 的 端串行输入。每一个触发器的输出其左边触发器的输入，则对应每一个 CP 上升沿，数据左移一位。时钟方程：CP 0=CP1=CP2=CP3=CP图 2.3 移位寄存器的左移说明： 移位寄存器（单项左移，右移）有相同的存储单元组成（D 触发器） ； 移位寄存器的位数由触发器的个数决定； 各触发器共用一个时钟信号，属于同步时
10、序电路 4。2.3 74LS194 概述2.3.1 概念74LS194 是一种典型的中规模集成移位寄存器。它有 4 个 RS 触发器和一些门电路所构成。图 2.4 为它的管脚图。 1 1 2 2 3 3 4 4 5 5 6 6 D D C C B B A A Title Number Revision Size BDate: 205-5-7 Shet File: Shet1.SchDoc Drawn By:1 2 3 4 5 6 7 8 9 10 1 12 13 14 15 16 C40194(74LS194)VD Q0 Q1 Q2 Q3 CP S1 S0 SR D2 D1 D0 D3 SL
11、VS CR 第 5 页 共 33 页图 2.4 74LS194 的管脚图74LS194（4 位双向移位寄存器）是一种功能很强的通用寄存器，它的具体逻辑功能由管脚 9 和管脚 10 的 S0，S 1来确定。它具有并行输入、并行输出、左移和右移及保持等五个功能 5。2.3.2 管脚及功能介绍74LS194 共有 16 个管脚，其中 D0、D 1、D 2、D 3 为并行数据输入端；Q0、Q 1、Q 2、Q 3 为 4 个触发器输出端；S R 为右移串行输入端； SL 为左移串行输入端；S 0、 S1 为操作模式控制端；C R 为直接无条件清零端； CP 为时钟脉冲输入端。当 S0S1=00，为状态保
12、持；S 0S1=01 为数据右移；S 0S1=10 为数据左移；S0S1=11 为并行送数。此外， 清除功能共 5 个功能。这些功能的实现是由逻辑图中的门电路来保证的 6。表 2.2 74LS194 功能表2.4 74LS194 移位寄存器的应用移位寄存器应用很广，可构成移位寄存器型计数器：顺序脉冲发生器；可用数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等7。输 入 输 出功能 CP CRS1 S0 SR SL D0 D1 D2 D3 Q0 Q1 Q2 Q3 清零 0 0 0 0 0送数 1 1 1 a b c d a b c d右移 1 0 1 DSR DSR Q0 Q1
13、 Q2左移 1 1 0 DSL Q1 Q2 Q3 DSL保持 1 0 0 Qn0 Q1n Q2n Q3n保持 1 Q0n Q1n Q2n Q3n 第 6 页 共 33 页（1） 在数据传送体系转换中的应用。数字系统中的数据传送体系有两种，包括串行传送体系和并行传送体系。串行传送体系：即每一节拍只传送一位信息，N 位数据需要 N 个节拍才能传送出去；并行传送体系：一个节拍同时传送 N 位数据在数字系统中，两种传送体系均存在，如计算机主机对信息的处理和加工是并行传送数据的，而信息的传播是串行传送数据的，因此存在两种数据传送体系的转换串行并行转换器 ：在数字系统中，信息的传播通常是串行的，而处理和加工往往是并行的，因此经常要进行输入、输出的串、并转换。串行并行转换器是指串行输入的数码，经转换电路之后变换成并行输出，用二片 74LS194 四位双向移位句寄存器组成的七位串行并行数据转。转换电路如图
