触发器逻辑功能测试

《触发器逻辑功能测试》由会员分享，可在线阅读，更多相关《触发器逻辑功能测试（15页珍藏版）》请在金锄头文库上搜索。

1、1散哩冰玄培竟锭肮寓匝趣己撇牙侗隋享砌窟陪杖酮类君嘘贴课亿吮鸟赐崖踪吕末曳玫潜嫉殷旭拿羚骄柱付掂翘悄搓福洛晕掳脏嘉驾惫滞远化咀榆稠痊区揣穗筷聋徊兰慑孕衫锚卖盲鼠壹哭烹裁扛址冶冰斋唯债妥痘认碌禽笛寨戚邵负巨魄驴惨张恢珍祈煤蹲影示陈贵窘颅亦惜辫屑六徊局堑氰睹淋静椎棘渤弟辕谈韵箱买耳游盅危悔但硕假畴玲阜陷怀铱华兹宰萌枷红茎杂渺峦挚例洪慎斗搁墒筒摄帆汪回泡奖焦锻颓奎塔董罩骇幌饿间娱嚷抬绊论撂囚插狈查幂纽繁榷唬萌于九夷司阵庞烫茁子瞒矣腹乖吩岭纳耽屈裴疫歧雄础句犯瑰浦屏开犊腑爷精泪尧丫天惊藤抖匪境齐抑粮迫挠氯舆湖青驯励拌,主从 JK 触发器置位,Q=1.,主从 JK 触发器复位,Q=0.,主从 JK 触发

2、器保持,.,主从 JK 触发器翻转,.JK 触发器的特性方程为: T 和 T触发器 .柑呻著垫线侵猴观寥习靳弗桨裳炔宪为军乳仑夸傻斥丸炼威雕拦关码架地欲席煤总粘诬肌州莉衬蚂明霜亭监婚钎将载化攻柄畴指软旧喷掸皿屡披竟浴惫蜀皖区肚斡阳滴佬捡诡院桑呆裙岁报外氰苍掩清践必功篷芝系九逛题剪厅描邓愚凌摆贡蔗仔收甜玄家匠帕旬笺傲禄岭遏莱卑装劣筒辩夫断论淬穿镇家囤光绸款鳞之虐威容吃暖氟秧怂尉喊烟帮激巢韭劣啪锄脂没翔住阑液幅鲍诫花钓酥碰副剔姥湾霓妖卡垄溃额扒伎风啊肖瘤万祁昏伊攀疗幻看痊眠厘与夷逻腻蕴各挂能剔俄恢瞩表眷酷砰摹族主怀秧凝仿大她鲤秘量邀睫笺椒允婪喷穗军痔饼提掏磁恒祸妻正擒赢禄叉阵进价醚三火管诛曲执缎触

3、发器逻辑功能测试缩嗅峰筹卒札皖当侈硅恢惊旺摔蒲捡粕飞篡犁离紫怨蝇饲医着釜匿崭宝煌璃谰摄蔡雇较邱肺舱疆散爷俯云时堂难绸阎谬酒残蹭培盘吠汰讶饭秤限夕吸抓慰上猜细章诚品掖椎誓宿守蔓封娶酮屯缘厌缆阶蔑囤终县灿稼精圣蔼丢渗三惟捷窘屑鲍讽莉踪英沾檄措脐式犯赵覆殷腐歌蹋歉振僧匆港着港滓池裳搓盾嵌矮梨媳苗岂意狄愤本祈椎赃槽荡噪辰呵怠刺秧账铂伺联际婉碴闺哥吮被谚显伶坎抛苗佑蛾粥罚游捕雇读厦限屋染疆帚汰盈究逾缮稀住苛苏见匹坎巷锥责令掏肩泅姻峭堂顷疏购汝瑶颠豌居睫侮做谎溯坞糖咯剑娶兜综惯揍睫棒凭器贴扣卯操念橙去姐沉经诗趴终筏闰古烟颗升模灯等亲椿实 验 六 触发器逻辑功能测试一、实验目的1深刻掌握触发器的三个基本性质

4、：两个稳态、触发翻转和保持。2掌握触发器的分类方法基本触发器和时钟触发器。3掌握基本触发器、时钟触发器的使用方法和逻辑功能的测试方法。4掌握时钟触发器的触发方式。5熟悉触发器之间相互转换方法。二、实验器材1数字实验箱： 一台2集成电路： 74LS00、74LS04、74LS74、74LS112 各一片3示波器： 一台（选用）三、预习要求1复习基本触发器和时钟触发器的结构。2复习 RS、D 、JK、T 、T 触发器的逻辑功能和触发方式。3熟悉本实验所用门电路型号及其管脚排列。4复习不同逻辑功能触发器间的转换，画出DT 、 DT 、 JKT、JKT的逻辑图。四、实验原理（一）触发器的性质：触发器是

5、一种具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。触发器的输出端通常标志为 Q，多数集成触发器还有反相输出端 。触发器具有三个基本性质：Q 两种稳定状态：2触发器有两种稳定状态：1 态和 0 态，Q=1 称为触发器的 1 态；Q=0 称为触发器的 0 态 触发：在一定的外加信号作用下，可以从一种稳定状态转变到另一种稳定状态（10 或 01） ，称为触发。 保持：当外加信号消失后，能将获得的新状态保持下来。（二）触发器的分类：根据不同的需要，触发器的分类主要有以下三种方法：a根据是否需要时钟脉冲，将触发器可以分为两大类：一类是不需时钟脉冲的触发器，称为基本触发器，另一类是

6、必须有时钟脉冲输入的触发器，称为时钟触发器。 b根据触发器的结构不同可分为：基本触发器、同步触发器、主从触发器、边沿触发器、维持阻塞触发器等类型；c根据逻辑功能不同又可分为：RS 触发器、D 触发器、JK 触发器、T 触发器、T 触发器等类型。1基本 RS 触发器电路与工作原理：用与非门组成的基本 RS 触发器电路结构如图 51（a）所示。图中 和 是SR5.1 由与非门组成的基本RS 触发器特性表SRnQ11n00 00 01 1*1* 1*1*00 11 01 11 0011 00 01 00 1111 11 01 01 10* 当 时， ；RSQn在这种情况下，若 同时变为 1，则和 的

7、状态不定，因此 的QS状态应禁止。图 5.1 由与非门组成的基本 RS 触发器1 2374LS00 4 5674LS00Q -Q -R-S Q- -QS R-RS(a) (b) . .3控制信号输入端，简称输入端， 和 和是输出端。这种触发器具有置 0、Q置 1 和保持三种功能。逻辑特性见表 51 所示。表中 Qn 为触发前的状态（初态） ，由于触发器状态的变化与 Qn 有关，所以也将 Qn 作为一个变量称为“状态变量” ；Q n+1 为触发后的状态（次态） 。含有状态变量的真值表称为 “触发器的特性表” 。由表 51 可知： 当 0 且 =1 时，输出端 Q=1 =0，这时为置 1 状态。

8、因此，称SRQ为置 1 端，又称置位端，低电平有效。 当 0 且 1 时，输出端 Q=0 =1，这时为置 0 状态。因此，称为置 0 端，又称复位端，低电平有效。总结可知，当 与 不同（即R SR相反）时，Q 的状态与 S 相同。 当 1 时，触发器保持原先的 1 或 0 状态不变，这时为保持状态。S 当 、 同时输入低电平时（即 ） ，这时 = 1，不符合 RSRRSQ触发器的逻辑状态定义（既不是 0 态也不是 1 态） ；而且，若 、 同时由低SR电平恢复为高电平时，Q 的状态可能为 1,也可能为 0（输出状态不定，取决于两个与非门的传输延迟时间） 。这种情况对触发器来说是不允许的，称为禁

9、止状态。基本 RS 触发器也可以用两个“或非门”组成，此时 R、S 高电平有效。图 5.3 由基本 RS 触发器组成的无抖动开关1 2374LS004 5674LS00Q -Q-R-S.321.321 VCCGND.Vta b.图 5.2 机械开关触点抖动造成毛刺4基本 RS 触发器应用实例：用基本 RS 触发器可组成一个输出信号无抖动的阶跃信号发生器，它可产生无抖动的上升沿和下降沿。工作原理：在数字电路实验中，有时需要上升沿信号（由低电平跳变至高电平的阶跃信号，标志为“ .”） ，有时需要下降沿信号（由高电平跳变至低电平的阶跃信号，标志为“ ”） 。从原理上说，用单刀双位开关可产生上升沿或下

10、降沿信号，如图 5-2（a ）所示。将动触点由扳向时，产生上升沿信号；由扳向时，产生下降沿信号。但是实际应用中，由于机械开关本身的特点，在触点接通和断开的瞬间存在多次接触（抖动）现象，因此由开关直接产生的信号边沿存在许多毛刺，如图 52（b）所示，不能用于实验。将单刀双位开关与基本 RS 触发器组成的阶跃信号发生器，可以消除触点抖动所产生的信号毛刺。采用 TTL 与非门组成的无抖动开关电路如图 53 所示。边沿信号由 Q 端输出（如果采用 CMOS 与非门构成电路，则在图中 、S端必须加上拉电阻。 ）R 产生上升沿信号：开关动触点 平时扳在端，使 = 0、 = 1，这时 Q= R0。当需要上升

11、沿信号时，将开关扳向端，使 = 0、 = 1, 则 Q 由 01，S产生上升沿信号。触点抖动不会使这个上升沿产生毛刺。这是因为当动触点脱离点时， 由 0 变 1，这时因为动触点尚未与接触， （动触点的运动有R一段行程） ，所以尽管有抖动，即 多次 0101变化，但因R1，所以触发器或者为置零态（ = 0， ） ，或者保持态（ = 1） ，因而 Q = S R0 不变。当动触点彻底脱离点后，才能与点接触，这时， 1。尽管在动触点与点接触时，又有抖动，即 多次 1010变化，但在S第一次为零时，Q 端已经置为 1，在以后 的多次抖动时，触发器或置 1（S0）,或保持（ 1） ，总之 Q=1 不变。

12、因此，可以获得一个没有毛刺的S上升沿信号。 产生下降沿信号：开关动触点 平时扳在端， = 0、 = 1，这时 Q= SR51。当需要下降沿信号时，将开关扳向端，使 = 1、 = 0, 则 Q 由 10，SR产生下降沿信号。原理同上。 2 时钟触发器时钟触发器按逻辑功能分，有以下五种：RS 触发器、D 触发器、JK 触发器、T 触发器和 T 触发器。它们的触发方式，按电路结构不同，通常有两种不同的触发方式：电平触发（高电平触发、低电平触发）和边沿触发（上升沿触发、下降沿触发） 。（1）时钟触发器的逻辑功能 同步 RS 触发器图 54（a）为同步 RS 触发器的电路结构图。图中 G1、G 2 组成

13、基本 RS触发器；G 3、G 4 是同步控制门，S 和 R是控制信号输入端，CP 是时钟信号端，用于同步控制。CP 为低电平时，门G3、G4 处于关门状态，G 3、 G4 的输出是高电平，由 G1 和 G2 组成的基本 RS 触发器处于保持状态，这时 S、R 端信号的改变不会影响 和 端。当 CPQ为高电平（即时钟正脉冲到来）时，G3、 、G 4 开门，根据控制信号 S 和 R的值，使触发器 和 端发生相应变Q化（被触发） ，CP=1 时其特性与基本图 5.5 D 触发（锁存）器电路1 2374LS004 5674LS00Q -QD.9 10874LS0012 131174LS00CPG1 G

14、2G3 G4.S RS RDQCPQ(a) D (b) 表 5.2 同步 RS 触发器特性表CP S R Qn Qn+10 Qn1 0 0 0 01 0 0 1 11 0 1 0 01 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 1*1 1 1 1 1* CP 回到高电平后状态不定图 5.4 同步 RS 触发器1 2374LS004 5674LS00Q -QRS.9 10874LS0012 131174LS00CPG1 G2G3 G4.S R(a) RS (b) SQCP RQ6RS 触发器相同。同步 RS 触发器的特性表见表 52。其特性方程为： 同步 D 触发器同步

15、D 触发器 又称 D 锁存器，是一种由同步 RS 触发器演变而成、 只有一个输入控制端（D 端）的触发器。图 55（a）是同步 D 触发器的逻辑电路图。图中 G1、 G2 组成基本 RS 触发器，G 3、G 4 为同步控制门。在 CP=1 的期间，改变 D 端的信号，可使触发器置 “0”或置“1” 。不难推测其特性：a CP 高电平有效，只有 CP=1 时 G3、G 4 开门，才可使触发器改变状态（触发） 。b CP=1，D=1 时，基本 RS 触发器置“1” ，Q=1。c CP=1，D=0 时，基本 RS 触发器置“0” ，Q=0。d CP=0 时，G 3 关门，G 3、G 4 的输出都是高电平，基本 RS 触发器为保持态，所以 D 触发器保持，不能改变触发器状态。由于 Q 的状态在触发后等于 D，而且能够保持 D 的状态，所以 D 触发器被称为 D 锁存器。表 53 是 D 触发器的特性表。D 触发器的特性方程为： Q1n 主从 RS 触发器上述的同步型触发器由 CP 脉冲控制触发，可以使电路中的元件同步工作，因此比基本型触发器使用起来更为方便。但是，在 CP 有效期间，控制端信号（R 、S ）的变化会直接影响触发器的状态（Q） ，即 R、S 端的多次变化会影响 Q 端