简易彩灯控制器电路1(王亚宁改过之后)

上传人:876****10 文档编号:183252573 上传时间:2021-06-01 格式:DOCX 页数:14 大小:164.42KB
返回 下载 相关 举报
简易彩灯控制器电路1(王亚宁改过之后)_第1页
第1页 / 共14页
简易彩灯控制器电路1(王亚宁改过之后)_第2页
第2页 / 共14页
简易彩灯控制器电路1(王亚宁改过之后)_第3页
第3页 / 共14页
简易彩灯控制器电路1(王亚宁改过之后)_第4页
第4页 / 共14页
简易彩灯控制器电路1(王亚宁改过之后)_第5页
第5页 / 共14页
点击查看更多>>
资源描述

《简易彩灯控制器电路1(王亚宁改过之后)》由会员分享,可在线阅读,更多相关《简易彩灯控制器电路1(王亚宁改过之后)(14页珍藏版)》请在金锄头文库上搜索。

1、简易彩灯控制电路摘 要现实生活中,大家都见过霓虹灯,它们闪烁着不同颜色的光,变换着不同的花型,在晚上煞是好看,是一种很好的照明娱乐工具。本设计就是采用电子元件制作的一个简易的具有四种花型变换的彩灯。随着人们生活环境的不断改善和美化,在许多场合可以看到彩灯。在现实生活中,大家都见过霓虹灯,它们闪烁着不同颜色的光,变换这不同的花型,在夜晚很是好看。它是一种很好的照明娱乐工具。而彩灯控制器在我们日常生活中有重要的运用,如广告牌的设计和节日彩灯的设计都能用到它的原理。本次设计的是简易彩灯控制器电路,采用电子元件制作的一个简易的具有四种变换花型的彩灯,但这是进行复杂设计的基础。首先要分析设计要求,(1)

2、可以控制8个以上的彩灯;(2)可以组成四种以上花型,并且每种花型能够连续循环两次,各种花型轮流显示。通过分析问题和初步整体思考,设计如下方案:整体功能的实现需要以下四个模块来实现:它们是:脉冲发生器,分频电路,状态机电路,移位显示电路。基于74系列简单逻辑门电路的组合,实现简易电子彩灯控制器电路,具有电路设计简单,成本低廉的特点。 关键词:彩灯 四位双向移位寄存器,四位二进制计数器,时钟振荡电路1系统的方案的设计1.1课程设计的要求 1.要求电路能够控制8个以上的彩灯。 2.要求彩灯组成四种以上的花形,每种花形连续循环两次,各种花形轮流显示。1.2 课程设计的目的1.阅读相关科技文献,本次课程

3、设计需要对电子线路的设计与分析有一定的了解,所以对学生查阅一些科技文献能力提出了要求。2.学习使用protel软件,本设计中需要画电路逻辑原理图,接线图,器件的引脚与功能图与功能表,真值表等的绘制,需要使用绘图软件。3.要求会总节设计报告,终结报告时我们的一项基本能力,对所用原件及原理图进行解释,便于查找错误,也便于他人的阅读和了解。培养了我们的综合分析,解决问题的能力。4.学会了解一些器件的参数及功能,对各种芯片的功能有所里了解并能够简单的应用。5.培养电子设计的兴趣,有助于我们进一步了解数电课程。 1.3设计思路设计电路系统可以由四部分组成,分别是:1.脉冲发生器,由555定时器,电阻及电

4、容构成;2.分频电路,由四位二进制计数器74LVC161组成,为D触发器提供时钟信号;3.状态机电路,由双D触发器组成;4)移位显示器,由双向移位寄存器74HC194和发光二极管组成,实现花型显示。1.4 设计框图 图1-4 把四花型彩光灯设计分为几个独立的功能模块进行设计,每个模块完成特定的功能,再它们有机的组织起来构成一个系统完成彩灯控制器的设计。系统可由四个模块组成。它们分别为:时钟振荡电路,555定时器构成多谐振荡器;分频电路,由四位二进制计数器 74LS161组成, 为D 触发器提供时钟;状态机电路,由双 D 触发器组成;移位显示电路,由双向移位寄存器 74194 和发光二极管组成,

5、实现花型显示。电路系统由四部分组成:1)时钟振荡电路 由555定时器,电阻及电容构成时钟振荡电路,为系统提供时钟;2)分频电路 由四位二进制计数器74LVC161组成,为D触发器提供时钟信号,为状态机提供时钟;3)状态机电路 由双D触发器74LS74组成;4)移位显示器 由双向移位寄存器74HC194组成。1.5 工作原理分析由555定时器构成的时钟振荡电路产生固定频率的脉冲,一方面作用于由74161组成的分频电路,一方面作用于由74LS194构成的移位输出电路,为他们提供时钟信号。由于74LS161是16分频计数器,故每十六个脉冲74LS161进位一次,致使触发器U1翻转一次,而触发器U2的

6、3脚连接的是触发器U1的5脚,实现了U1的16分频和U2的32分频。所以平均U1翻转两次而U2翻转一次。集成移位寄存器74194由四个RS触发器及他们的输入控制电路组成,其中S1和S0是两个控制输入端。双触发器的输出端改变S0,S1的值,实现左右移动控制。可组成U1左移,U2右移;U1右移,U2右移;U1左移,U2左移;U1右移,U2左移四种花型。每十六个脉冲每种花型恰好循环两次,而此时触发器翻转,转换为下一种花型。四种花型如下:花型一:四个灯为一组,两组均从中间向两边亮起,再从中间向两边灭掉。花型二:四个灯为一组,两组均从左向右亮起,再从左向右灭掉。花型三:四个灯为一组,两组均向中间亮起,再

7、从两边向中间灭掉。花型四:四个灯为一组,两组均从右向左亮起,再从右向左灭掉。表1-5脉冲D1 D2 D3 D4 D5 D6 D7 D8花型一花型二花型三花型四10000000000000000000000000000000020001100010001000000110000001000130011110011001100001111000011001140111111011101110011111100111011151111111111111111111111111111111161110011101110111011111101110111071100001100110011001111

8、00110011008100000010001000100011000100010009000000000000000000000000000000002.元器件选择2.1发光二极管图2-1 发光二极管发光二极管的反向击穿电压约5伏。与小白炽灯泡和氖灯相比,发光二极管的特点是:工作电压很低(有的仅一点几伏);工作电流很小(有的仅零点几毫安即可发光);抗冲击和抗震性能好,可靠性高,寿命长;通过调制通过的电流强弱可以方便地调制发光的强弱。由于有这些特点,发光二极管在一些光电控制设备中用作光源,在许多电子设备中用作信号显示器。此设计中可以用其发光特性显示不同的花型。2.2 D触发器D触发器上升沿有效

9、,SD 和RD 接至基本RS 触发器的输入端,分别是预置和清零端,低电平有效。当SD=0且RD=1时,不论输入端D为何种状态,都会使Q=1,Q=0,即触发器置1;当SD=1且RD=0时,触发器的状态为0,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平,不影响电路的工作。2.3 74LS194MRS1 S0DSL DSRCPP3 P2 P1 P0Q3 Q2 Q1 Q00 0 0 0 01 1(0) Q3 Q2 Q1 Q011 1 D C B AD C B A11 01 1 Q3 Q2 Q111 00 0 Q3 Q2 Q110 1 1 Q2 Q1 Q0 110 1 0 Q2 Q1

10、 Q0 010 0 Q3 Q2 Q1 Q0表2-3 74LS194真值表集成移位寄存器74194由4个RS触发器及它们的输入控制电路组成。其中两个控制输入端S1、S0的状态组合可以完成4种控制功能,其中左移和右移两项是指串行输入,数据是分别从左移输入端DSL和右移输入端DSR送入寄存器的。MR为异步清零输入端。由功能表知,第1行表示寄存器异步清零;第2行表示当MR=1,CP=1(或0)时,寄存器处于原来状态;第3行表示为并行输入同步预置数;第4、5行为串行输入左移;第6、7行为串行输入右移;第8行为保持状态。2.4 74LS161表2-4 74LS161功能表RD LDEPET CPP3 P2

11、 P1 P0Q3 Q2 Q1 Q00 0 0 0 01 0 1 10 保持1 1 0 保持1 11 1 翻转由表可知,74161具有以下功能: 1、异步清零:当RD=0时。不管其他输入端的状态如何,计数器将直接输出0。 2、同步并行预置数:在RD=1的条件下,当LD=0、且有时钟脉冲CP上升沿作用的时候,P0、P1、P2、P3输入端的数据将分别被Q0Q3所接收。由于这个置数操作要与CP脉冲上升沿同步,且P0P3的数据同时置入计数器,所以称为同步并行预置。 3、保持:在RD=LD=1时,当ET*EP=0,即两个计数使能端有0时,不管有无CP脉冲的作用,计数器都将保持原有状态不变,当EP=0,ET

12、=1时,进位输出RCO也保持不变,当ET=0时,不管EP状态如何,进位输出RCO=0。 4、计数:当RD=LD=EP=ET=1时,处于计数状态。3.各部分工作原理分析3.1 时钟电路工作原理用555定时器构成多谐振荡器,电路输出便得到一个周期性的矩形脉冲。电路图如图3-2所示:图2-1由555定时器构成的多谢振器 接通电源后,电容C2被充电,当管脚处的电压上升到VCC/3时,使VO为低电平,同时放电三极管导通,此时电容C2通过RB和放电,VC下降。当VC下降掉VCC/3时,VO翻转为高电平。振荡器的振荡频率为1.43/(R1+R2+R2)C2。3.2 分频电路工作原理74LS161是4位二进制

13、同步加计时器。其中1脚是异步清零端,9脚是预置控制端,P0,P1,P2,P3是预置数据输入端,RCO是预置数据输入端,7和10脚是计数控制端。(1)异步清零:当1脚接低电平时,不管其他输入的状态如何,计数器直接清零。(2)同步并行预置数;在1脚接高电平的条件下,当9脚接低电平且有时钟脉冲时P0,P1,P2,P3输入端的数据分别被Q0,Q1,Q2,Q3所接收。(3)保持:1和9脚同时接高电平,两个记数使能端有一个接低电平时,不管有无脉冲,记数器都保持原状态不变。(4)记数:当1,7,9,10管脚都接高电平时,计数器处于记数状态。当时钟电路产生16个脉冲时,计数器进位端进1,促使D触发器翻转或截止。 图2-274LS161引脚脚3.3状态机电路(1)状态机电路图 图2-3-1(2)由两个双D触发器组成。U3的5脚与U4的3脚连接,从而实现了U3的16分频和U4的32分频。状态机电路由两个触发器组成。触发器U1A的脚与触发器的U2A的3脚连接,从而实现U1A的16分频和U2A的32分频。触发器为上升沿出发,当脉冲由低电平变为高电平时,触发器发生翻转。本电路中,假设开始时U1A的脚为高电平,则U2A的3脚也为高电平,分频电路16拍进位一次,促使触发器U1A发生翻转使脚变为低电平则U2A的3脚也变为低电平。当分频电路经过第二个

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 工学

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号