《华中科技大学数字电子技术模拟测验三》由会员分享，可在线阅读，更多相关《华中科技大学数字电子技术模拟测验三（6页珍藏版）》请在金锄头文库上搜索。
1、试卷三及其参考答案试卷三一、（16分）1（12分）逻辑电路如图1-1 a、b、c、d所示。试对应图e所示输入波形，分别画出输出端L1、L2、L3和L4的波形。（触发器的初态为0）图1-12（4分）用代数法化简： 二、（10分）已知逻辑函数：画出逻辑函数F1、F2 和F的卡诺图；用最少的与非门实现逻辑函数F，画出逻辑图。三、（8分）分析图3所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说明电路能实现什么逻辑功能。图3四、（12分）用数据选择器组成的多功能组合逻辑电路如图4所示。图中G1、G0为功能选择输入信号，X、Z为输入逻辑变量，F为输出逻辑函数。分析该电路在不同的选择信号时，可获得哪
2、几种逻辑功能，请将结果填入表4中。图4表4G1 G0F功 能五、（12分）设计一个组合逻辑电路。电路输入DCBA为8421BCD码，当输入代码所对应的十进制数能被4整除时，输出L为1，其他情况为0。1用或非门实现。2用3线-8线译码器74HC138和逻辑门实现。（0可被任何数整除，要求有设计过程，最后画出电路图）六、（14分）分析如图6所示时序逻辑电路1 写出各触发器的激励方程、输出方程2 写出各触发器的状态方程3 列出电路的状态表并画出状态图4 说明电路的逻辑功能。 图6七、（16分）用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。当控制信号X=0时，电路状态不变；当X=
3、1时，在时钟脉冲作用下进行减1计数。要求计数器有一个输出信号Z，当产生借位时Z为1，其他情况Z为0。八、（12分）时序信号产生电路如图8所示，CP为1kHz正方波。1说明74161和非门组成电路的逻辑功能；2对应CP输入波形，画出电路中O1、O2的电压波形。3计算O2的输出脉宽tW ；4试问O2的频率与CP的频率比是多少？5如改变74161数据输入，使D3D2D1D0=1000，试问O2与CP的频率比又是多少？图8试卷三参考答案一、1各电路输出端的波形如图A1所示。图A12， 二、逻辑函数F1、F2和F的卡诺图如图A2所示。图A2化简并变换逻辑函数F得逻辑图略三、，真值表如表A3所示。电路实现
4、全加器功能。表A3A B CL1 L20 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1四、分析电路可得G1 、G0为不同取值时的逻辑功能如表A4所示。表A4G1 G0F功能0 0F=X+Z或逻辑1 0F=与逻辑1 0异或逻辑1 1同或逻辑五、1真值表略，用卡诺图化简得最简的或非表达式为或非门实现的电路图如图A5-1所示2 变换函数L的表达式得用74HC138实现的电路如图A5-2所示。 图5-1 图5-2六、1激励方程： 输出方程： 2状态方程： 3状态表如表A6所示。状态图如图A6所示。表A6A=0A=10 00
5、 1 / 01 1 / 00 11 0 / 00 0 / 01 01 1 / 00 1 / 01 10 0 / 11 0 / 1 图A64电路为可逆计数器。A=0时为加法器；A=1时为减法器；Y端为加法器的进位输出端和减法器的借位输出端。七、状态图如图A7所示。状态表如表A7所示。图A7表A7X=0X=10 00 0 / 11 1 / 10 10 1 / 00 0 / 01 01 0 / 00 1 / 01 11 1 / 01 0 / 0激励方程为： 输出方程为： 逻辑图及自启动检查略。八、174HC161和非门组成四进制计数器2O1和O2的波形如图A8所示。图A8 3O2的输出脉宽 tW1.1RC=1.2ms 4的频率为CP频率的四分之一 5当=D3D2D1D0=1000时，的频率为CP频率的八分之一
