《简易数字显示声音信号采集测量仪_3组》由会员分享，可在线阅读，更多相关《简易数字显示声音信号采集测量仪_3组（12页珍藏版）》请在金锄头文库上搜索。
1、个人收集整理 勿做商业用途简易数字显示声音信号采集测量仪 作者：尚勇、陈文辉、郭小虎摘 要本系统基于声级计原理，制作了简易数字显示声音信号采集测量仪，实现了对频率范围为20Hz20KHz,声级范围为0dB99dB的声音信号的采集测量。系统通过采集模块采集声音信号，然后对信号进行放大、滤波,最后送入控制处理中心进行声级的计算、声音信号频率的测量、特点频率点的存储及显示。系统以单片机(AT89S52）作为控制核心,以大规模可编程逻辑器件（FPGA）作为数据处理核心，将两者有机结合，充分发挥了两者的性能。本系统硬件设计应用了EDA工具，软件采用模块化的编程思想.关键词：声级计 FPGA Abstra
2、ctThis system which is based on the principle of soundlevel meter, has made a simple digital display sound signal gathering and measuring instrument and has realized to gather and measure sound signal that the frequency range is 20Hz 20KHz and the sound-level range is 0dB 99dB。 By the gathering modu
3、le the system gather sound signal, then deal with the enlargement and the filter， finally sends in the control processing center to the compute soundlevel， measure the sound signal frequency , store some characteristic frequency point and display. 个人收集整理，勿做商业用途文档为个人收集整理，来源于网络The system takes the mcu
4、 (AT89S52） as the control core ， and takes the largescale programmable logical component(FPGA） as the data processing core， which takes the two as organic synthesis and has fully displayed two performance。 This system hardware design applied the EDA tool and software has used modular the programming
5、 thought。Key word: sound-level meter FPGA 目录一、方案论证与选择41题目任务要求及相关指标的分析42方案的比较与选择4二、 系统设计和理论分析41系统总体框图42理论分析与计算5三、 主要功能电路的设计5四、 系统软件的设计81 软件设计思想82软件完成的功能83软件流程图8五、 系统抗干扰措施9六、 测试数据与分析91测试仪器及型号92测试原理与方法103测试数据104数据分析11七、 总结分析与结论11八、参考文献12一、方案论证与选择1题目任务要求及相关指标的分析 题目要求设计并制作一个简易数字显示声音信号采集测量仪.声音信号的频率范围20Hz2
6、0KHz，声级测量范围: 0dB99dB，精确度：0.1dB.测量最大声级读数的声音信号的频率，准确度:优于10-5. 。能记录采集到的最大声级读数，并存储5个且在预置10秒10分钟时间内，记录从大到小10个声级计出现时间。通过分析，我们认为设计的重难点在于声级测量范围和精确度、频率的测量.通过仔细的推敲，我们做了如下的方案比较与选择。2方案的比较与选择1) 声源的产生鉴于声源频率和声级的可调，本设计中声源的产生采用可调输出频率的信号源和扬声器构成。可调输出频率的信号的产生一般方法有：压控振荡器、锁相环技术、数字直接合成技术. 方案一：压控振荡器（VCO）。其原理框图如图11，此方法可达到很高
7、的频率，且通过锁相环也提高了频率稳定度和精度，但是由于题目要求产生的频率范围大,单个VCO振荡器无法输出所要求的全部频率段，系统调试和制作很复杂。图11 VCO产生本振信号原理框图方案二：采用数字锁相频率合成方案。基本原理框图如图12所示。通过锁相环技术利 图12 锁相频率合成框图用反馈电路使得输出频率与输入频率之间形成恒定的相位差，而改变分频值或参考频率可以实现输出频率的精度，同时稳定度高，也可以达到步进的要求，但难于调试，不易于控制。方案三：采用数字直接合成（DDFS）技术.DDS 的基本原理框图如图13所示。其主要组成为:相位累加器、波形存储器、D/A 转换器和低通。基本工作原理是:在参
8、考时钟信号的控制下，通过由频率控制字K 控制的相位累加器输出相位码，将存储于波形存储器中的波形量化采样数据值按一定的规律读出，经D/A 转换和低通滤波后输出正弦信号.DDS 可以产生高精度与高纯度的频率信号, 图13 DDS原理框图鉴于以上分析，本设计采用方案三。2) 测频方案一:直接测频法.利用频率测量的定义，在确定的闸门时间内，利用计数器记录待测信号通过的周期数，从而计算出待测信号的频率.此方案对低频信号测量的精度很低，较适合于高频信号的测量。方案二：测周法，即以待测信号为门限,用计数器记录在此门限内的高频标准时钟脉冲数，从而确定待测信号的频率。当选定高频时钟脉冲而被测信号频率较低时可以获
9、得很高的精度,而被测信号频率过高时由于测量时间不够会有精度不够的问题，适用于低频信号的测量。方案三：相关计数测频法(等精度测频法）.这种方法和测周法很相似，不同的是测周法测量时间为被测信号的一个周期，不是固定值，测较高频率时测量时间过短，造成精度不够;而等精度测量法的测量时间并不是被测信号的一个周期,而是人为设定的一段时间。闸门的开启和闭合由被测信号的上升沿来控制，测量精度与被测信号频率无关，因而可以保证在整个测量频段内的测量精度保持不变.鉴于声源的频率范围为20Hz20KHz，本设计将方案二和方案三结合使用，即20Hz1KHz采用方案二,1KHz20KHz采用方案三.二、 系统设计和理论分析
10、1系统总体框图系统总体框图如图21所示,主要由声源电路、声音信号采集电路、控制处理电路和显示电路组成。单片机控制FPGA内DDS模块通过DA输出信号,再由功放放大后驱动扬声器构成声源。其中另一DA给输出信号的DA提供基准，从而实现程控声音信号的大小.声音通过Mic采进后,再经放大,分别进入整形电路和A计权网络，整形后的信号输入FPGA中测频，同时从A计权网络出来的信号经有效值转换后由AD采样送予单片机进行处理，最后将处理信息在液晶上显示出来.图21 系统总体框图2理论分析与计算1) 声级的计算在研制声级计的过程中，人们通过无数的实验，最后终于发现人耳对于声音响度的感觉是与声强强度的对数成比例关
11、系。为此，便引用声压比的对数来表示声音的大小，即声压级。引用声压级的概念后，就把声压绝对值达百万倍的变化范围，变成0130dB 的变化范围之内，从而为声级计的设计奠定了基础。根据上述概念可以得出：声级计是一种以23 为单位指示被测声压级和计权声压级的一种仪器，并按声压比的对数表示声音的大小即声级。从而建立了声级计的工作原理，即声压级的数学表示式: （1），(1）式中:为声压级，单位为dB;为参考声压，其值为Pa；P为被测声压的有效值，单位为Pa。而被测声压的有效值P与被测瞬时声压又有下述关系式 （2)，同时， 声级计对声级的测量是在声电换能后采用电测的方法来实现的，即用传声器将被测声压转换成相
12、应的电压。其转换的关系式为： （3），式中:S为传声器的声压灵敏度,单位.将式（1)、(2）代入式（3），整理后得，C为常数。式（4）建立了声压级与传声器输出电压有效值的关系，如按标准规定对电压进行模拟人耳特性的时间计权和频率计权处理，即可得到所谓的计权声压级即声级.2) 精度测频法图22 等精度测量原理时序图上图所示为等精度测频法的测量原理时序图，等精度测频法同时使用两个计数器分别对待测信号频率和频标信号频率在设定的精确门内进行计数，精确门与预置门门限时间相同,的上升沿触发精确门。用两个计数器在精确门内对和分别计数，若两个计数器的计数值分别为M和N，则待测信号的频率为： 。三、 主要功能电路
13、的设计1. 声源电路1) FPGA内DDS模块本设计声源电路中的信号源采用DDS方案。单片机给FPGA内累加器送频率控制字，累加器累加后输入ROM中查询波表输出，电路如图31所示. 图31 FPGA内DDS模块2) DA转换电路 由ROM输出的信号输入DAC0800中进行数模转换，进而输出稳定的正弦波，DAC0800电路如下图32所示。 图32 DAC0800电路3) 功放电路由于从DAC0800输出的信号的带负载能力弱，不足以驱动扬声器，因而再加一级功放电路,如图33所示。 图33 扬声器驱动电路2. 信号采集处理电路1) 前级放大电路声音信号由麦克风采集，经必要的阻抗变换后，其信号依然较小
14、，需要放大，放大电路如图34所示。 图34 放大电路2) A计权网络信号经放大后,根据声级计的原理，需加一级计权网络，本设计采用最常用的A计权网络。其电路如图35所示。图35 500hz15khz带通滤波器电路(A计权网络)3) 有效值转换电路本设计中采用的是AD637进行有效值测量,电路如图12所示.图36 有效值转换电路4) AD转换电路本设计采用8通道 12位的MAX197实现A/D转换。其最小分辨精度可以达到5/4096=1.22mV ，有05V、010V、-55V、1010V四种量程，外围电路简单,使用方便。电路如图37所示。 图37 MAX197采样电路5) 比较整形电路由于要测量信号的频率,而输入的信号为正弦信号，需经比较器比较整形。本设计采用的是LM339进行整形。从LM339输出的信号的沿上升不够陡，直接输入FPGA进行测频的误差大,因而在整形后加施密特触发器。电路如图38所示。 图38 比较整形电路6) 测频模块对于信号频率的测量，本设计采用测周法和等精度测频法相结合,在FPGA内构建测频模块,如图39所示。图39 测频模块四、 系统软件的设计1 软件设计思想单片机的
