数字逻辑和数字系统实验

《数字逻辑和数字系统实验》由会员分享，可在线阅读，更多相关《数字逻辑和数字系统实验（34页珍藏版）》请在金锄头文库上搜索。

1、1数字逻辑和数字系统实验实验一 基本逻辑门逻辑实验一、 实验目的1 掌握 TTL 与非门、与或非门和异或门输入与输出之间的逻辑关系。2 熟悉 TTL 中、小规模集成电路的外型、管脚和使用方法。二、 实验所用器件和仪表1. 二输入四与非门 74LS00 1 片2. 二输入四或非门 74LS28 1 片3. 二输入四异或门 74LS86 1 片三、 实验内容1测试二输入四与非门 74LS00 一个与非门的输入和输出之间的逻辑关系。2测试二输入四或非门 74LS28 一个或非门的输入和输出之间的逻辑关系。3测试二输入四异或门 74LS86 一个异或门的输入和输出之间的逻辑关系。四、 实验提示1将被测

2、器件插入实验台上的 14 芯插座中。2将器件的引脚 7 与实验台的“地（GND） ”连接，将器件的引脚 14 与实验台的+5V连接。3用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。4将被测器件的输出引脚与实验台上的电平指示灯连接。指示灯亮表示输出电平为 1，指示灯灭表示输出电平为 0。五、 实验接线图及实验结果74LS00 中包含 4 个二与非门， 74LS28 中包含 4 个二或非门， 74LS86 中包含 4 个异或门，下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果。测试其他逻辑门时的接线图与之类似。测试时各器件的引脚 7 接地，引脚 14 接+5V。图中

3、的 K1、K2 是电平开关输出，LED0 是电平指示灯。1测试 74LS00 逻辑关系接线图及测试结果图 4.1.1 测试 74LS00 逻辑关系接线图 表 4.1.1 74LS00 真值表输 入 输 出引脚 1 引脚 2 引脚 3L L HL H HH L HH H L22测试 74LS28 逻辑关系接线图及测试结果图 4.1.2 测试 74LS28 逻辑关系接线图 表 4.1.2 74LS28 真值表3测试 74LS86 逻辑关系接线图及测试结果图 4.1.3 测试 74LS86 逻辑关系接线图 表 4.1.3 74LS68 真值表输 入 输 出引脚 2 引脚 3 引脚 1L L HL H

4、 LH L LH H L输 入 输 出引脚 1 引脚 2 引脚 3L L LL H HH L HH H L3实验二 TTL、HC 和 HCT 器件的电压传输特性一、 实验目的1 掌握 TTL、HCT 和 HC 器件的传输特性。2 掌握万用表的使用方法。二、 实验所用器件和仪表1 六反相器 74LS04 1 片2 六反相器 74HC04 1 片3 六反相器 74HCT04 1 片4 万用表三、 实验说明与非门的输出电压 Vo 与输入电压 VI 的关系 Vo = f（VI）叫做电压传输特性，也称电压转移特性。它可以用一条曲线表示，叫做电压传输特性曲线。从传输特性曲线可以求出非门的下列有用参数： 输

5、出高电平（VOH） 输出低电平（VOL） 输入高电平（VIH ） 输入低电平（VIL） 门槛电压（VT ）四、 实验内容1测试 TTL 器件 74LS04 一个非门的传输特性。2测试 HC 器件 74HC04 一个非门的传输特性。3测试 HCT 器件 74HCT04 一个非门的传输特性。五、 实验提示1 注意被测器件的引脚 7 和引脚 14 分别接地和+5V 。2 将实验台上 4.7K 电位器的一端接地，另一端接 +5V。电位器的中端作为被测非门的输入电压。旋转电位器改变非门的输入电压值。3 按步长 0.2V 调整非门输入电压。首先用万用表监视非门输入电压，调好输入电压后，用万用表测量非门的输

6、出电压，并记录下来。六、 实验接线图及实验结果1 实验接线图由于 74LS04、74HC04 和 74HCT04 的逻辑功能相同，因此三个实验的接线图是一样的。下面以第一个逻辑门为例，画出实验接线图（电压表表示电压测试点）如下：4图 4.2.1 实验二接线图2 输出无负载时 74LS04、74HC04、74HCT04 电压传输特性测试数据表 4.2.1 74LS04、74HC04 和 74HCT04 电压传输特性测试数据输 出 VO（ V） 输入 VI （V） 74LS04 74HC04 74HCT040.0 4.5 5.0 5.00.2 4.5 5.0 5.00.4 4.5 5.0 5.00

7、.6 4.5 5.0 5.00.8 4.5 5.0 5.01.0 4.2 5.0 1.61.2 2.6 5.0 1.41.4 0.1 5.0 0.01.6 0.1 5.0 0.01.8 0.1 5.0 0.02.0 0.1 5.0 0.02.2 0.1 5.0 0.02.4 0.1 1.3 0.02.6 0.1 1.3 0.02.8 0.1 0.0 0.03.0 0.1 0.0 0.03.2 0.1 0.0 0.03.4 0.1 0.0 0.03.6 0.1 0.0 0.03.8 0.1 0.0 0.04.0 0.1 0.0 0.04.2 0.1 0.0 0.04.4 0.1 0.0 0.04

8、.6 0.1 0.0 0.04.8 0.1 0.0 0.05.0 0.1 0.0 0.053输出无负载时 74LS04、74HC04 和 74HCT04 电压传输特性曲线。图 4.2.2 74LS04 电压传输性曲线 图 4.2.3 74HC04 电压传输性曲线图 4.2.4 74HCT04 电压传输特性曲线4比较三条电压传输特性曲线，说明各自的特点。尽管只对三个芯片在输出无负载情况下进行了电压传输特性测试，但是从图 4.2.2、图4.2.3 和图 4.2.4 所示的三条电压传输特性曲线仍可以得出下列观点：（1 ） 74LS 芯片的最大输入低电平 VIL 低于 74HC 芯片的最大输入低电平

9、VIL，74LS 芯片的最小输入高电平 VIH 低于 74HC 芯片的最小输出低电平 VIH。（2 ） 74LS 芯片的最大输入低电平 VIL、最小输入高电平 VIH 与 74HCT 芯片的最大输入低电平VIL、最小输出高电平 VIH 相同。（3 ） 74LS 芯片的最大输出低电平 VIL 高于 74HC 芯片和 74HCT 芯片的最大输出低电平VIL，74LS 芯片的最小输出高电平 VOH 低于 74HC 芯片和 74HCT 芯片的最小输出高电平VOH。（4 ） 74HC 芯片的最大输出低电平 VOL、最小输出高电平 VOH 与 74HCT 芯片的最大输出低电平 VOL、最小输出高电平 VO

10、H 相同。在暂时不考虑输出负载能力的情况下，从上述观点可以得出下面的推论：（1 ） 74HCT 芯片和 74HC 芯片的输出能够作为 74LS 芯片的输入使用。（2 ） 74LS 芯片的输出能够作为 74HCT 芯片的输入使用。实际上，在考虑输出负载能力的情况下，上述的推论也是正确的。应当指出，虽然在教科书中和各种器件资料中，74LS 芯片的输出作为 74HC 芯片的输入使用时，推荐的方法是在 74LS 芯片的输出和+5V 电源之间接一个几千欧的电阻，但是由于对 74LS 芯片而言，一个 74HC 输入只是一个很小的负载，74LS 芯片的输出高电平一般在 3.5V 以上（本实验中为64.5V）

11、 ，因此在大多数的应用中，74LS 芯片的输出也可以直接作为 74HC 芯片的输入。7实验三 三态门实验一、 实验目的1 掌握三态门逻辑功能和使用方法。2 掌握用三态门构成总线的特点和方法。3 初步学会用示波器测量简单的数字波形。二、 实验所用器件和仪表1 四 2 输入正与非门 74LS00 1 片2 三态输出的四总线缓冲门 74LS125 1 片3 万用表4 示波器三、 实验内容1 74LS125 三态门的输出负载为 74LS00 一个与非门输入端。74LS00 同一个与非门的另一个输入端接低电平，测试 74LS125 三态门三态输出、高电平输出、低电平输出的电压值。同时测试 74LS125

12、 三态输出时 74LS00 输出值。2 74LS125 三态门的输出负载为 74LS00 一个与非门输入端。74LS00 同一个与非门的另一个输入端接高电平，测试 74LS125 三态门三态输出、高电平输出、低电平输出的电压值。同时测试 74LS125 三态输出时 74LS00 输出值。3 用 74LS125 两个三态门输出构成一条总线。使两个控制端一个为低电平，另一个为高电平。一个三态门的输入接 500KHz 信号，另一个三态门的输入接 50KHz 信号。用示波器观察三态门的输出。四、 实验提示1 三态门 74LS125 的控制端 C 为低电平有效。2 用实验台的电平开关输出作为被测器件的输

13、入。拨动开关，则改变器件的输入电平。五、实验接线图和实验结果1 实验内容 1 和 2 接线图图 4.3.1 是实验内容 1 和 2 接线图，图中 K1、K2 和 K3 是电平开关输出，电压表指示电压测量点。拨动电平开关 K3、K2、K1，则改变 74LS00 一个与非门输入端、74LS125 三态门控制端、三态门输入端的电平。图 4.3.1 实验 1 和实验 2 接线图82 当 74LS00 引脚 2 为低电平时，测试 74LS125 引脚 3 和 74LS00 引脚 3，结果如下：三态门输出高电平 4.09V三态门输出低电平 0.12V三态门三态输出 0.38V74LS00 引脚 3 输出

14、4.04V3 当 74LS00 引脚 2 为高电平时，测试 74LS125 引脚 3 和 74LS00 引脚 3，结果如下：三态门输出高电平 4.09V三态门输出低电平 0.12V三态门三态输出 1.50V74LS00 引脚 3 输出 0.10V4 用三态门构成总线接线图图 4.3.2 三态门构成总线用三态门 74LS125 构成总线时，只要将三态门输出并联即可，在任何时刻，构成总线的三态门中只允许一个控制端为低电平，其余控制端应为高电平。图 4.3.2 中，K1、K2 是电平开关输出。当 K1 为高电平、 K2 为低电平时，OUTPUT 输出 50KHz；当 K2 为高电平、K1 为低电平时，OUTPUT 输出 500KHz。5 实验 1 和实验 2 中三态门三态输出电压之所以不同，是由于在三态输出作为 74LS00 输入的情况下，74LS00 的这个输入端相当于悬空，这个输入端的电压应与此与非门的另一个输入端电压值有关。因此在同一个与非门的一个输入接低电平时，与非门的另一个悬空输入端（三态门输出）受到低电压钳制，电压值为 0.38V；在与非门的一个输入接高电平时，另一个悬空输入端（三态门输出）不受钳制，电压值为 1.50V。9实验四 数据