[精选]PCBStack设计原理概述

上传人:庄** 文档编号:175745565 上传时间:2021-03-24 格式:DOCX 页数:7 大小:65.39KB
返回 下载 相关 举报
[精选]PCBStack设计原理概述_第1页
第1页 / 共7页
[精选]PCBStack设计原理概述_第2页
第2页 / 共7页
[精选]PCBStack设计原理概述_第3页
第3页 / 共7页
[精选]PCBStack设计原理概述_第4页
第4页 / 共7页
[精选]PCBStack设计原理概述_第5页
第5页 / 共7页
点击查看更多>>
资源描述

《[精选]PCBStack设计原理概述》由会员分享,可在线阅读,更多相关《[精选]PCBStack设计原理概述(7页珍藏版)》请在金锄头文库上搜索。

1、PCB Stack设计作者:luqiliang 日期:2010-3-2 3:13:0字体大小: 小 中 大在高速数字电路设计流程中,第一步需要做的就是根据系统的复杂程度,成本因素等相关方面决定印制电路板(PCB)的叠层结构(Stack),而在PCB stack设计的过程中,特征阻抗也是一个重点关注的问题。1 叠层结构的选择电路板的叠层结构分为2层,4层,6层,8层,10层等等。目前常用的用于主板设计的主要有4层与6层,至于8层。而对于更为复杂的系统,像小面积的Add-in Card,大型通信设备中的某一模块,像SDH,Multi-serve Router,这些设备常用12层甚至是更多层。本文主

2、要的出发点就是以较为简单的例子,介绍PCB叠层设计中的参数问题。1.1 4层电路板对于4层电路板,这是市场上最常用的一种叠层结构,它的结构无外乎下面几种方案,如图1,具体取决于哪种方案最好,主要是看布线层面的选择,参考平面的选择以及EMC/EMI的考虑。这里把signal层放在内层有利于屏蔽辐射,便于EMC的设计,但不利于系统的Debug。常用的方案是04A。图11.2 6层电路板对于6层版,叠层结构的选择性较多,如图2。图2最常用的叠层结构主要是06A,06G,06K。06A有四层布线层,便于布线。06G有两个GND,这样的话Top与Bottom层参考平面都是GND,是一种很好的选择。对于0

3、6K,这样做,主要是3个信号层布线有点紧张,让第四层作为备用的信号层,最后不用的地方都铺上铜箔,即确切的说,该种叠层结构的layer4是signal/GND。对于其他的叠层结构,像10层,18层,这里不多介绍,下图以便参考。2 特征阻抗的计算设计完叠层结构,具体的就要设计各个叠层的厚度了,这里主要的切入点就是特征阻抗,电源平面和地平面的目标阻抗了。对特征阻抗的理解可以类似于软水管,特征阻抗类似软水管对水流的阻力,电流类似于水流,走线与参考平面的距离类似于软水管与地平面的距离可想象为体现在压强方面。2.1 影响特征阻抗因素影响特征阻抗的因素很多,主要体现在下面几个方面: 介电质常数,与阻抗值成反

4、比 Er值愈高 , Z0值愈低 线路层与接地层间介电层厚度,与阻抗值成正比,参考基板及PP之压合厚度,介层愈厚 , Z0值愈高,介电层厚度类比于软水管离地平面的高度,介电层厚度越大,表示离地平面越高,从而导致水流变缓,好比软水管对水的阻力变大,从而特征阻抗变大。 线宽,与阻抗成反比 线宽愈细 , Z0值愈高,线宽越细,表示软水管截面积变小,对水流的阻力变大,从而水利变小,特征阻抗变大。 铜厚,与阻抗值成反比 铜愈厚 , Z0值愈低,铜厚变小,表示软水管截面积变小,对水流的阻力变大,从而水利变小,特征阻抗变大。=一般来说,内层为基板铜厚,厂内1OZ=1.2 mil1.4mil,外层为基板铜箔厚度

5、+镀铜厚度 差动阻抗相邻线路与线路之间的间距,与阻抗值成正比 Spacing愈小 , Z0值愈低,这个很好理解,间距变小,表示耦合越好,从而软水管对水流的阻力越小,特征阻抗变小。 线路层与线路层间介电层厚度,与阻抗值成反比。 防焊漆厚度,与阻抗值成反比绿漆愈厚 , Z0值愈低,绿漆可以类比于堤坝对水流的保护作用,绿漆越厚,堤坝越厚,表示对水流的保护作用越好,水流都不会丢失,从而水流越大,对水流的阻碍越小,特征阻抗越低。2.2 Microstrip单端阻抗模型下图是表示微带线(Microstrip)的单端阻抗计算方法: Surface Microstrip 适用范围:外层防焊前阻抗计算参数说明H

6、外层到VCC/GND间介电质厚度W2阻抗线上缘线宽W1阻抗线下缘线宽T1阻抗线铜厚=基板铜厚+电镀铜厚 Coated Microstrip 适用范围:外层防焊后阻抗计算参数说明H1外层到相邻VCC/GND间介电质厚度C1/C2覆盖线路绿漆厚度W2阻抗线上缘线宽W1阻抗线下缘线宽T1阻抗线铜厚=基板铜厚+电镀铜厚图32.3 Microstrip差分阻抗模型下图表示微带线的差分阻抗计算方法:(带状线计算方法后面章节会介绍) Edge-coupled Surface Microstrip 适用范围:外层防焊前差动阻抗计算参数说明H1外层到VCC/GND介电质厚度W2阻抗线上缘线宽W1阻抗线下缘线宽S

7、1相邻两根阻抗线间距T1线铜厚=基板铜厚+电镀铜厚 Edge-coupled Coated Microstrip 适用范围:外层防焊后差动阻抗计算参数说明H1外层到相邻VCC/GND介质厚度C1/C2覆盖线路绿漆厚度W2阻抗线上缘线宽W1阻抗线下缘线宽S1相邻两根阻抗线间距T1线铜厚=基板铜厚+电镀铜厚图4说明: 关于铜厚T :内层,1 oz=1.2mil1.4mil左右,需要向PCB版厂确认,一般取为1.4mil。外层,厚度应该为基铜的厚度+镀层厚度 关于线宽:内层0.5oz上幅=下幅0.5mil , 1oz / 经电镀上幅=下幅 0.8mil。外层,上幅=下幅 *(85-90%)防焊层厚度

8、:一般最小是0.4mil。单端阻抗:防焊前后约差7 ohms, 标示下限 +4mil 上限 +2mil。对于差动阻抗:防焊前后约差14 ohms, 标示下限 +10mil 上限 +4mil。一般的PP型号与厚度是(仅供参考):型号-resin to glass ratio-厚度 1080: 62% 2.5MIL 65% 2.7MIL 68% 3.0MIL 2116: 50% 4.1MIL 54% 4.6MIL 58% 5.0MIL 7628: 43% 7.1MIL 47% 7.5MIL 50% 7.9MIL 1056: 48% 6.0MIL对于Pre-Preg推荐使用2116,Core推荐使用

9、7628,这是根据lql-008(个人编号)关于Stackup描述而来的,读者可参阅该篇文档关于PCB的细节。2.4 Strip单端阻抗模型这个模型可参阅图12。2.5 Strip 差分阻抗模型这个模型可参阅图13。3阻抗计算实例说明传输线阻抗是从电报方程推导出来(具体可以查询微波理论),当电压电流在传输线传播的时候,如果特性阻抗不一致所求出的电报方程的解不一致,就造成所谓的反射现象等等.在信号完整性领域里,比如反射,串扰,电源平面切割等问题都可以归类为阻抗不连续问题,因此匹配的重要性在此展现出来。本节的内容可以参阅资料reference-0002-阻抗计算说明.pdf图5由图5可知,这是一个

10、8层电路板的叠层结构,这就可以理解了,PP表示Prepreg。PP是种介质材料,由玻璃纤维和环氧树脂组成,core 其实也是PP类型介质,只不过他两面都覆有铜箔,而PP则没有。那么每一层的铜箔厚度是怎么表示的呢?铜箔重量一般以Oz来表示。重量的单位1Oz(盎司)=28.3 g(克)。在叠层里面是这么定义的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz,它与Mil对应的关系是:图6为了更好说明特征阻抗计算方法,在此假设板厚为1.6mm,也就是64mil 左右, 单端阻抗要求55Ohm,差分阻抗要求100Ohm,我们假设以如下的叠层来走线。采用Polar Si8000计算Top与Bottom层微

11、带线的单端阻抗为:图7对应的,差分阻抗的计算如图8:图8为了验证覆绿漆与不覆绿漆的区别,参照下图与图7的区别,可以看出,在这里不覆绿漆时特征阻抗比覆绿漆时增加了大约3.5Ohm。图9这也验证了绿漆越厚,特征阻抗越小的说法(不覆盖可以表示为厚度为0)。这里在举一个6层板的例子,更好的说明带状线特征阻抗计算的方法。在此假设板厚为1.5mm,也就是60mil 左右, 单端阻抗要求55Ohm,差分阻抗要求100Ohm,我们假设以如下的叠层来走线。单端阻抗的计算如图10。图10对应的差分阻抗为图11。图11这里Top层与Bottom层的走线都参照这个计算,因为他们是对称的。再计算内层的特征阻抗。单端阻抗为图12,差分阻抗为图13。图12图13

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 商业/管理/HR > 其它文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号