定时闹钟设计课程设计报告（2021年整理）

《定时闹钟设计课程设计报告（2021年整理）》由会员分享，可在线阅读，更多相关《定时闹钟设计课程设计报告（2021年整理）（28页珍藏版）》请在金锄头文库上搜索。

1、西安文理学院课程设计报告,1,定时闹钟设计 摘要： 本设计目的是利用单片机设计制作一个简易的定时闹铃时钟，可以放在宿舍或教室使 用，在夜晚或黑暗的场合也可以使用。可以设置现在的时间以及闹铃的时间并且显示出来， 若时间到则发出一阵声响。 本次设计的定时闹钟在硬件方面就采用了 AT89C52 芯片，用 6 位 LED 数码管进行显示。 LED 用 P0 口进行驱动，采用的是动态扫描显示，能够比较准确显示时时分分秒秒。 通过五个功能按键可以实现对时间的修改、定时和闹铃终止，闹钟设置的时间到时蜂鸣器 可以发出声响。在软件方面用 C51 编程。整个定时闹钟系统能完成时间的显示，调时和设 置闹钟、停止响铃

2、等功能，并经过系统仿真后得到了正确的结果。 关键词：定时闹钟；蜂鸣器；AT89C52；74HC245,第 1 页,西安文理学院课程设计报告,目录 第 1 章 绪论 . 1 1.1 设计目的 . 1 1.2 设计要求和任务 . 1 1.2.1 设计要求： . 1 1.2.2 设计任务： . 1 1.3 论文主要内容 . 1 第 2 章 系统总体设计 . 2 2.1 系统设计需求 . 2 2.2 总体设计方案 . 2 2.3 系统软件 . 3 2.4 系统硬件 . 3 第 3 章 系统硬件设计 . 4 3.1 系统硬件模块及功能 . 4 3.2 主控模块 . 4 3.2.1 主芯片 AT89C52

3、 . 4 3.2.2 时钟电路设计 . 7 3.2.3 74HC245 芯片 . 7 3.3 LED 显示模块 . 9 3.4 按键模块 . 9 3.5 警报模块 . 10 第 4 章 系统软件设计 . 11 4.1 系统软件设计概述 . 11 4.2 主程序设计 . 11 4.3 单片机的中断系统 . 11 4.3.1 中断源 . 11 4.3.2 中断的优先级别 . 12 4.4 主程序 . 12 第 5 章 系统测试 . 13 5.1 测试内容 . 13 5.2 测试环境 . 13 5.3 测试步骤 . 13 5.3.1 测试环境的构建 . 13 5.3.2 测试内容 . 14 5.4

4、测试结果 . 14,第 2 页,西安文理学院课程设计报告 结论 . 15 致谢 . 16 参考文献 . 17 附录 . 18,第 1 页,西安文理学院课程设计报告,第 1 章 绪论,设计目的 本次课程设计的主题是定时闹钟，其基础部分是一个数字钟。电路系统由秒信号发生 器、“时、分、秒”计数器、显示器组成。其中秒信号产生器是整个系统的时基信号，它 直接决定计时系统的精度，这里用 51 单片机的定时器来实现。利用定时器获得每一秒的 时刻,然后在程序中，我们就可以给秒进行逐秒赋值，满 60 秒则进位为 1 分，满 60 分则 进位为 1 小时，满 24 小时则时间重置实现一天 24 小时的循环。译码

5、显示电路将“时”、 “分”、“秒”计数器的输出状态送到七段显示译码器译码，通过一个六位八段数码管显示 出来。 这里利用 51 单片机的相关知识，来实现电子闹钟的相关功能。实验使用了 AT89C52、 74HC245 等芯片，通过单片机的 P0、P3 管脚来驱动数码管显示出相应的时刻。本文将讲 述 AT89C52、74HC245 等芯片的基本功能原理，并重点介绍该电子闹钟的设计。 设计要求和任务 设计要求： 使用 6 位七段 LED 显示器来显示现在的时间；显示格式为“时时分分秒秒”；具 有 4 个按键来做功能设置，可以设置现在的时间及显示闹铃设置时间；时间到则发出 一阵声响，可通过按键复位；对

6、单片机系统设计的过程进行总结，认真书写课程设计 报告并按时上交。 设计任务： 利用 51 单片机结合七段 LED 显示器设计一个简易的定时闹铃时钟，可以放在宿舍或 教室使用，由于用七段 LED 显示器显示数据，在夜晚或黑暗的场合也可以使用。可以 设置现在的时间及显示闹铃设置时间，若时间到则发出一阵声响。 论文主要内容 论文分别叙述从硬件和软件上实现该设计的过程。第 2 章为总体设计方案。第 3 章主要介绍设计 实现需要解决的硬件问题。依次介绍所使用的各种硬件的使用方法，并附上仿真电路图和文字说明。 第 4 章从软件的角度说明实现该设计需要解决的问题,西安文理学院课程设计报告,第 2 章 系统总

7、体设计 系统设计需求 系 统 要 求 实 现 以 下 功 能 ： 1当电源接通时，系统能正确显示当前时间。 当前时间与实时时间有误差时，可以通过键盘调整当前时间。 系统允许进行闹钟设置，开启闹钟功能时，当设置的闹钟时间与当前时间一致的 时候，系统通过蜂鸣器发出警报声并且可以通过按键停止。 总体设计方案 功能组成,定时闹钟,时钟功能,调时功能,闹钟功能,调时功能,报警功能（可终 止） 显示功能时时分分秒秒 本次设计中的计时功能很容易实现，难点在于时钟功能和闹钟功能的切换和时间的设 置。 该电子闹钟设计对 51 单片机定时器 0 装初值，使其初值对应 50ms，定时器 0 的中断次数 达到 20

8、次就刚好为 1s，当秒部分计数到 60 时置零，并向分部分进一；当分部分计数到 60 时置零，并向时部分进一，当时部分计数到 24 时置零，从而满足时钟的正常工作。 在设计过程中，我发现通过 4 个按键来完成一个闹钟的基础功能虽然可以实现，但是 用户用起来就会很麻烦，因为有的键必须有多种功能和不同的触发方式，我认为可以增加 少许按键来方便用户快速了解到我们的闹钟是如何进行控制的。所以本次设计设置 5 个键 依次对其进行“时间校准”、“闹钟设置”、“秒分时切换/终止警报”、“加 1 按钮”、“减 1 按钮”。“秒分时切换/终止报警”键在调时状态中，起时分秒切换的作用，在非调试状态 下，起闹钟终止

9、的作用。 当用户按下“时间校准”的按钮后，程序会关闭 T0 定时器，之后时钟停止工作，此 时数码管会显示当前静止的时间，说明已经进入时间校准的界面了。在完成时间校准后， 打开 T0 定时器，时钟会在设置好的时间上继续工作走秒。 当用户按下“闹钟设置”按钮后，会将当前时间复制出来提供给定时界面，注意此时 我们的时钟仍然在继续工作，只是数码管显示的是定时模式的静止时间。当设置好后，此 时用户设置的时间只要没有触发过闹铃，再次按“闹钟设置”按钮就能查看并修改，即闹,第 2 页,第 3 页,西安文理学院课程设计报告 钟会保存下用户最后一次未被触发的闹钟时间。 当正常工作的时钟时刻到达了预设的闹铃时刻，

10、蜂鸣器发出警报声，屏幕会闪烁并显 示当前时间。考虑到用户可能已经被提醒而不想继续被闹铃声干扰，还提供了一个能够终 止闹铃的功能，此功能与“时分秒切换”功能共用同一按键，按下后时钟继续正常工作， 且闹钟功能又可以重新设置。 系统软件 本设计在 Keil 编程环境下，使用 C 语言进行编程的编辑。编辑成功后，通过仿真软件 Proteus 进行仿真测试。 系统硬件 LED 显示屏1 主控芯片：AT89C52 闹钟提示：蜂鸣器 人机交互：按键5 晶振：12KHz1 排阻：RESPACK-81 电容：10nf2 总线收发器：74HC2452,第 4 页,西安文理学院课程设计报告,第 3 章 系统硬件设计

11、 系统硬件模块及功能 系统硬件模块主要分为以下几个模块： 1主控模块：控制其他子模块。 2时钟模块：为系统提供实时时间。 3显示模块：显示系统时间信息。 4按键模块：用户通过按键进行人机交互，修改实时时间、设置闹钟时间和终止闹钟 报警。 5闹钟模块：在所设闹钟时间发出警报声。 主控模块 主芯片 AT89C52 (1).AT89C52 简介 AT89C52 是一个低电压，高性能 CMOS 8 位单片机，片内含 8k bytes 的可反复擦写的 Flash 只读程序存储器和 256 bytes 的随机存取数据存储器（RAM），器件采用 ATMEL 公司 的高密度、非易失性存储技术生产，兼容标准 M

12、CS-51 指令系统，片内置通用 8 位中央处 理器和 Flash 存储单元，AT89C52 单片机在电子行业中有着广泛的应用。 AT89C52 有 40 个引脚，32 个外部双向输入/输出(I/O)端口，同时内含 2 个外中断口， 3 个 16 位可编程定时计数器,2 个全双工串行通信口，2 个读写口线，AT89C52 可以按照 常规方法进行编程，也可以在线编程。其将通用的微处理器和 Flash 存储器结合在一起， 特别是可反复擦写的 Flash 存储器可有效地降低开发成本。AT89C52 有 PDIP、PQFP/TQFP 及 PLCC 等三种封装形式，以适应不同产品的需求。 AT89C52

13、 引脚图如图 3.2.1,西安文理学院课程设计报告,图 3.2.1 (2).工作原理 AT89C52 为 8 位通用微处理器，采用工业标准的 C51 内核，在内部功能及管脚排 布上与通用的 8xc52 相同，其主要用于会聚调整时的功能控制。功能包括对会聚主 IC 内部寄存器、数据 RAM 及外部接口等功能部件的初始化，会聚调整控制，会聚测 试图控制，红外遥控信号 IR 的接收解码及与主板 CPU 通信等。主要管脚有：XTAL1（19 脚）和 XTAL2（18 脚）为振荡器输入输出端口，外接 12MHz 晶振。RST/Vpd（9 脚） 为复位输入端口，外接电阻电容组成的复位电路。VCC（40 脚

14、）和 VSS（20 脚）为供 电端口，分别接+5V 电源的正负端。P0P3 为可编程通用 I/O 脚，其功能用途由软件 定义，在本设计中，P0 端口（3239 脚）被定义为 N1 功能控制端口，分别与 N1 的 相应功能管脚相连接，13 脚定义为 IR 输入端，10 脚和 11 脚定义为 I2C 总线控制端 口，分别连接 N1 的 SDAS（18 脚）和 SCLS（19 脚）端口，12 脚、27 脚及 28 脚定义 为握手信号功能端口，连接主板 CPU 的相应功能端，用于当前制式的检测及会聚调整 状态进入的控制功能。 P0 口: P0 口是一组 8 位漏极开路型双向 I/O 口， 也即地址/数

15、据总线复用口。作为输 出口用时，每位能吸收电流的 方式驱动 8 个 TTL 逻辑门电路，对端口 P0 写“1”时，可作为高阻抗输入端用。在 访问外部数据存储器或程序存储器时，这组口线分时转换地址（低 8 位）和数据总线 复用，在访问期间激活内部上拉电阻。 在 Flash 编程时，P0 口接收指令字节，而在程序校验时，输出指令字节，校验时， 要求外接上拉电阻。 P1 口: P1 是一个带内部上拉电阻的 8 位双向 I/O 口， P1 的输出缓冲级可驱动（吸收 或输出电流）4 个 TTL 逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到 高电平，此时可作输入口。作输入口使用时，因为内部存在

16、上拉电阻，某个引脚被外,第 5 页,第 6 页,西安文理学院课程设计报告 部信号拉低时会输出一个电流(IIL)。与 AT89C51 不同之处是，P1.0 和 P1.1 还可分 别作为定时/计数器 2 的外部计数输入（P1.0/T2）和输入（P1.1/T2EX），Flash 编程 和程序校验期间，P1 接收低 8 位地址。 P2 口: P2 是一个带有内部上拉电阻的 8 位双向 I/O 口，P2 的输出缓冲级可驱动（吸 收或输出电流）4 个 TTL 逻辑门电路。对端口 P2 写“1”，通过内部的上拉电阻把端 口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引 脚被外部信号拉低时会输出一个电流(IIL)。在访问外部程序存储器或 16 位地数据存 储器（例如执行 MOVX DPTR 指令）时，P2 口送出高 8 位地址数据。在访问 8 位地 址的外部数据存储器（如执行 MOVXRI 指令）时，P2 口输出 P2 锁存器的内容。Flash 编程或校验时，P2 亦接收高位地址和一些控制信号。 P3 口: P3 口是一组带有内部上拉电阻的 8 位双向 I/O 口。P3 口输