《[作业与试题集]天大20秋《数字逻辑》在线作业二【标准答案】》由会员分享，可在线阅读，更多相关《[作业与试题集]天大20秋《数字逻辑》在线作业二【标准答案】（6页珍藏版）》请在金锄头文库上搜索。
1、天大20秋数字逻辑在线作业二【标准答案】数字逻辑在线作业二1.单选题A.AB.BC.CD.D答:B2.单选题 十进制计数器最高位输出的周期是输入CP脉冲周期的10倍A.正确B.错误答:A3.单选题 计数器的模是指对输入的计数脉冲的个数。A.正确B.错误答:B4.单选题 一位8421BCD码计数器至少需要（）个触发器A.3B.4C.5D.10答:5.单选题 组合电路不含有记忆功能的器件。A.正确B.错误答:6.单选题 把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。A.正确B.错误答:7.单选题 天大答案q599792222 或请进 A.AB.BC.CD.D答:8.单选题A.AB
2、.BC.CD.D答:9.单选题 GAL的输出电路是（）A.OLMCB.固定的C.只可一次编程D.不可重复编程答:10.单选题 计数器的模是指构成计数器的触发器的个数A.正确B.错误答:11.单选题 74LS161是集成同步二进制计数器A.正确B.错误答:12.单选题 8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中A.1B.2C.4D.8答:13.单选题A.AB.BC.CD.D答:14.单选题 下列逻辑电路中为时序逻辑电路的是（）A.变量译码器B.加法器C.数码寄存器D.数据选择器答:15.单选题 D触发器的特征方程Q(n+1)=D，而与Qn无关，所以，D触发器不是时序电路。
3、A.正确B.错误答:16.单选题 移位寄存器不但可移位 ，而且还能对数据进行串并转换A.正确B.错误答:17.单选题 有一T 触发器，在 T=1 时，加上时钟脉冲，则触发器（）A.保持原态B.置 0C.置 1D.翻转答:18.单选题 寄存器的功能是记忆多位二进制数A.正确B.错误答:19.单选题 要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要（）片A.3B.4C.5D.10答:20.单选题 五个D触发器构成环形计数器，其计数长度为（）A.5B.10C.25D.32答:21.单选题 实验中用的功能较强的74LS194是（）A.右移寄存器B.左移寄存器C.双向移位寄存器
4、D.数码寄存器答:22.单选题 同步时序电路具有统一的时钟CP控制。A.正确B.错误答:23.单选题 PLD开发系统不需要有（）A.移动手机B.编程器C.开发软件D.操作系统答:24.单选题 同步计数器和异步计数器比较，同步计数器的显著优点是A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制答:25.单选题 下列逻辑电路中为时序逻辑电路的是（）A.变量译码器B.加法器C.数码寄存器D.数据选择器答:26.单选题 PROM和PAL的结构是（）A.PROM的与阵列固定，不可编程B.PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D.PAL的与阵列不可编程答:27.单选
5、题 PLD器件的主要优点不包括（）A.便于仿真测试B.集成密度低C.可硬件加密D.可改写答:28.单选题 8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中A.1B.2C.4D.8答:29.单选题 用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器A.2B.6C.7D.8答:30.单选题 反馈清零法是在计数过程中利用某个中间状态反馈到清零端，迫使计数器返回到0，再重新开始计数A.正确B.错误答:31.单选题 利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。A.正确B.错误答:32.单选题 计数器
6、是对脉冲的个数进行计数，具有计数功能的电路A.正确B.错误答:33.单选题 有8个触发器数目的二进制计数器，它具有256个计数状态。A.正确B.错误答:34.单选题 计数器的模是指对输入的计数脉冲的个数A.正确B.错误答:35.单选题 同步计数器和异步计数器比较，同步计数器的显著优点是（）A.工作速度高B.触发器利用率高C.电路简单不受时钟CP控制答:36.单选题 N个触发器可以构成能寄存（）位二进制数码的寄存器。A.N-1B.NC.N+1D.2N答:37.单选题 当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有（）A.触发器B.晶体管C.MOS管D.电容答:38.单选题 一位8421BCD码计数器至少需要（）个触发器A.3B.4C.5D.10答:39.单选题 在各种寄存器中，存放N位二进制数码需要()个触发器A.0B.1C.ND.N+1答:40.单选题 计数器的模是指构成计数器的触发器的个数。A.正确B.错误答:
