数字音乐彩灯设计30页

《数字音乐彩灯设计30页》由会员分享，可在线阅读，更多相关《数字音乐彩灯设计30页（30页珍藏版）》请在金锄头文库上搜索。

1、目 录 引言 .4 第 1 章 设计意义及要求.5 1.1 设计意义.5 1.2 设计要求.5 第 2 章 方案设计.6 2.1 设计思路.6 2.2 设计方案.7 2.3 方案比较.10 第 3 章 部分电路的设计.11 3.1 脉冲输出电路.11 3.2 分频电路.12 3.3 选频电路.13 3.数码显示电路.15 3.4.1 自然序列显示.15 3.4.2 奇数显示.17 3.4.3 偶数显示电路.17 3.4.4 音乐数列显示电路.18 第 4 章 调试与检测.20 4.1 方案一的调试与检测.20 4.2 方案二的调试与检测.20 第 5 章 仿真操作步骤及使用说明 .21 结束语

2、.22 参考文献.23 附录 .24 1 方案一电路图.24 2 方案二电路图.24 3 方案二程序代码.24 本科生课程设计成绩评定表 25 26 27 引言 数字电路技术是电工电子设计的的基础，随着电子元件的集成度的不断提高，数字 电子技术在设计电路中显得越来越重要。数字电子技术能满足基本的电路的设计要求， 是设计集成电路的基础。随着自动化技术的不断提高，数字电子技术在通信、计算机及 广告业中得到了广泛的应用。 在完成理论学习的基础上，学校特意组织了这次课程设计。这次设计将有助于学生提 升动手操作能力，把理论和实际联系起来。熟悉各种芯片的的功能，强化电路设计的基 本方法，加强团队之间的合作

3、水平，为以后复杂电路的设计打下基础。 本次设计任务为音乐数字彩灯控制器设计，组成员方案必须通过数字电路的知识完成， 以巩固数字电路所学的理论知识。组的方案可以利用微处理器完成，以实现方案的优化 以及学习通过软件控制电路的运行。 在成员方案中，我们用到脉冲信号发生电路、分频电路、频率选择电路、计数电路以 及数码显示控制电路。先通过模块电路的设计和调试，然后完成整体电路的设计。在设 计过程中，对于电路出现的故障，可通过查阅相关资料来寻找解决途径。 在组方案中，我们用到 AT89C52 芯片，利用 keil 编译微处理器所需的程序代码，产 生微处理器能识别的机器码，通过简单的硬件设计即可实现设计所需

4、的要求。利用微处 理器设计电路主要在于程序的编写和调试，硬件设施比较简单，基于以上原因，我们对 任务进行了相关的拓展，以提升小组之间的模块设计能力和电路的美化。 在电路设计过程中我们利用 Proteus 对电路进行仿真，以实现对电路的调试，方便优 化电路。 第 1 章 设计意义及要求 1.1 设计意义 随着科技的发展，音乐彩灯在广告业中的作用显得越来越重要，为实现彩灯和音乐的 控制，设计者需应用所学的电子知识实现电路的功能。作为学生，我们希望通过此次设 计启发我们的思维。运用数字电路基础知识，将理论和实践结合，解决常用的电路设计。 1.2 设计要求 1 数码管自动依次显示数字队列 0，1，2，

5、3，4，5，6，7，8，9（自然数列） ； 1，3，5，7，9（奇数列） ；0，2，4，6，8（偶数列） ； 0，1，2，3，4，5，6，7，0，1（音乐数列） 。然后又依次显示同上数列，不断循环； 2 打开电源开关，自动清零，即通电后最先显示出自然数列的 0，再显示出 1，然 后按上述规律变化； 3 每个数字的一次显示时间（从数码管显示之时起到消失之时止）基本相等。 第 2 章 方案设计 2.1 设计思路 利用 555 产生 4HZ 脉冲信号，该信号经过 2 分频电路分频，利用选频电路对时钟信号 进行选择，然后经过分频延时分频，使计数器在不同的频率下工作，并联合显示控制电 路完成要求数字的显

6、示。 原理框图如图： 4HZ 脉冲 信号 分频 电路 选频 电路 2HZ 脉冲 信号 计数 电路 数码显 示电路 分频延时 电路 电路 显示控 制电路 图 2.1.1 音乐数字彩灯控制器原理框图 首先分析要求循环的所有数字的要求，只要求 09 的所有数字，故计数器选用 74LS160 十进制计数器即可。 然后分析第一次要求显示的序列，即自然序列 09，利用选频电路和第二次分频电 路，控制计数器在 1HZ 和十进制条件下工作即可满足要求。 第二次要求显示 09 的奇数列，将所有的奇数用 8421BCD 码表示，不难发现 8421BCD 码的最后一位是 1,由此可以想到此时要控制选频电路和分频电路

7、，送给计数器 的时钟信号为 2HZ，并且利用显示控制电路，将此时工作数码管的最低位接高电平。 同理偶数显示的序列，只要将奇数显示电路的数码管最低位改成接上低电平即可。 最后的序列为 07 和 0、1 显示，将这些书转换成 8421BCD 码，即为 0000,0001,0010,0011,0100,0101,0110,0111,0000,0001。所有的数最高位为 0， 再将最后的 0 和 1 与 8 和 9 比较，只是最高位不同，若将此时控制电路应控制数码管的 最高始终保持高电平，计数器就可以像十进制自然序列一样完成该段数码显示。 综上所述，计数器 74LS160 一直在进行十进制计数，为完成

8、循环，选频电路需周而复 始的选出特定的频率，由此可以确定，选频电路也可以由计数器完成，只要能按时选出 2HZ，4HZ，4HZ，2HZ 的频率即可，即该选频电路为 4 进制计数器。 2.2 设计方案 此次音乐数字控制器有 2 套方案可以实现，经过仿真，两套方案的结果完全一样，但 在芯片选择和电路的设计上有很大的差别。 第一套方案用数字电路中常用的逻辑器件搭建而成，第二套主要由微处理器 AT89C52 控制数码显示和拓展彩灯显示。 方案一： 图 2.2.1 方案一电路图 该方案由 555 产生 4HZ 脉冲信号，经过第一个 D 触发器分频后变为 2HZ，再将 4HZ 信号和 2HZ 信号一同送往数

9、据选择器 74LS153,数据选择器由 74LS90 和第二个 D 触发器控 制计数器工作的频率。 对于为什么要用两个分频电路，为什么不用 555 直接产生 2HZ 的脉冲信号呢？首先 要显示自然序列，555 最开始产生的是高电平，经过数据选择器选频后依然为高电平，经 过分频电路后变为低电平（上电瞬间有上升沿信号，保持之前的状态） ，再经过异或门则 变为高电平，将高电平送给 74LS160 则会使计数器进行加计数，故数码管从 1 开始显示。 为了解决这个问题，需要使计数器最开始为低电平，只需要在 74LS160 前再加一个 D 触 发器即可，在上电瞬间，不管 D 触发器时钟信号的输入是高电平还

10、是低电平，D 触发器的 输出都为低电平，这样可以保证数码管从 0 开始显示。由于两个 D 触发器经过四分频， 所以 555 产生的信号脉冲为 4HZ。 最开始 AB 为 00，选频电路选出的脉冲为 2HZ，控制电路的 U5：A 和 U5：B 的使能端 都为低电平，其输出分别为 Q3和 Q0的输出，U5：C 和 U5：D 输出高组态，故数码管显示 自然序列。当数码管显示 9 后，会给 74LS90 一个下降沿信号，使 74LS90 加一，AB 为 01，选择 4HZ 的脉冲信号，U5：B 的输出为高阻态，U5：C 始终输出高电平，即数码管最 低位为高电平，显示奇数列。同理，偶数列显示也是如此。当

11、 AB 为 11 时，U5：D 始终输 出低电平，数码管的最高位为低电平，故显示音乐序列。由于反馈信号接的是 74LS90 的 CKB，其 Q1Q2Q3 的输出为 000，001，010，011 然后又开始从 000 开始计数，即完成四进 制。 方案二： 方案二流程图 T0 定时器 定时 50ms 50ms 到 1s 到 数码管彩 灯显示 图 2.2.3 方案二电路图 该方案由晶振产生特定频率的脉冲信号，送给 AT89C52 单片机，由于数码管的驱动 电压比较搞，不能直接由单片机控制，需将单片机的 P0 与上拉电阻相连，以提高输出电 压，这样才能给数码管提供足够高的电压使数码管显示出数字。由于

12、在给单片机上电的 瞬间，单片机的所有端口均为高电平，若采用七段共阴数码管，则在上电的瞬间会显示 F，故在数码管的选择上选择七段共阳数码管较为合适。彩灯由单片机的 P1 口和 P2.0 口 控制，为使彩灯点亮时按对称分布，我们用 P2.0 口单独控制中间的一盏彩灯。在程序的 编写过程中，为使每次数字跳变的时间恰好为一秒，我们用到定时器 0 中断。 2.3 方案比较 方案一和方案二都能使数码管按要求显示，但方案一比较复杂，用的芯片比较多，导 线错综复杂，需要熟悉多种芯片的功能。方案二布局比较简单，而且从经济上说更加节 省开支，但方案二的单片机原理比较复杂，对数码管也有一定的要求。 第 3 章 部分

13、电路的设计 3.1 脉冲输出电路 图 3.1.1 脉冲输出电路 图 3.1.2 555 管脚图 表 3.1.1 555 的功能表： 输入输出 阈值输入（V11）触发值（V12） 复位（RD）输出（VO）放电管 T 00导通 (2/3)VCC(2/3)VCC(1/3)VCC10导通 (1/3)VCC1不变不变 当电路与电源接通瞬间，C2两端没有电荷，两端的电压为零。接通电源后，电容 C2充电，当 2 端的电压小于 1/3VCC时，输出信号为高电平，使 555 内的晶体管截止，电 源经过 R1、R2 和 C2到公共端对电容 C2充电。只有当 C2两端的电压达到 2/3VCC 充电所用的时间： t1

14、=(R1+R2)C2ln2=0.7(R1+R2)C2 当C2两端电压超过 2/3VCC时，输出信号为低电平，使 555 内部晶体管导通，电容 C2经过R2到公共地放电。 放电所用的时间： t2=R2C2ln2=0.7R2C2 当C2两端的电压将为 1/3VCC时，输出电压又变为高电平，C2开始充电，这样电容 不断的充电和放电，输出信号的高低电平维持的时间是确定的，由此产生时钟脉冲信号。 由t1和t2可以确定时钟脉冲信号的周期 T= t1+t2=0.7(R1+2R2)C2 脉冲频率 f=1/T=1.43/(R1+2R2)C2 3.2 分频电路 分频电路的电路图如图所示： 图 3.2.1 分频电路

15、图 表 3.2.1 D 触发器功能表 Qn DQn+1Qn D Qn+1 0 001 0 0 0 111 1 1 D 触发器的特性方程为： Qn+1=D D 触发器的次态取决于 D 触发器的输入信号 D。将 D 触发器的Q端与输入 D 端 连在一起，这样 D 触发器就可以在每次的触发信号触发下实现翻转的功能。然后将后一 个的 D 触发器的 CLK 端与前一个 D 触发器的 Q 端相连，那么下一个的 CLK 端接受的信 号频率是上一个得两倍，这就构成了分频器。 图 3.2.2 CP 和 Qn+1的波形图 3.3 选频电路 选频电路的原理图如图所示 图 3.3.1 选频电路图 CP Qn+1 16

16、 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 VCC 2E A 2X3 2X2 2X1 2X0 2Y 1E B 1X3 1X2 1X1 1X0 1Y GND 74LS175 图 3.3.2 74LS153 的管脚图 表 3.3.1 74LS153 功能表 编码选择数据输入取反数据输出数据输出 BAC0C1C2C3SY 000 001 01 0 01 1 10 0 10 1 11 0 11 1 1 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 CKA NC QA QD GND QB QC CKB R0(1) R0(2) NC VCC R9(1) R9(2) 图 3.3.1 74LS90 管脚图 表 3.3.2 74LS90 功能表 CP 为 555 产生的信号，CP1 为分频后的信号， ，将两个信号同时送进数据选择器 74LS153，用计数器 74LS90 控制数据选择器输出的频率。如果 Q1Q2 为 00 或 11，或门的 输出为 CP1，当 Q1Q2 为 01 或 10 时，或门的输出为 CP。 3.数码显示电路 3.4.1 自然序列