《数字式闹钟设计报告27页》由会员分享，可在线阅读，更多相关《数字式闹钟设计报告27页（27页珍藏版）》请在金锄头文库上搜索。
1、数字式闹钟设计报告摘要 数字式闹钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字式闹钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字式闹钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字式闹钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由闹钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构，闹钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点
2、。关键词：数字式闹钟；组合逻辑电路；时序逻辑电路。一、设计任务和要求数字式闹钟的具体要求如下：(1) 时钟功能：具有24小时计时方式，显示时、分、秒。(2) 能设定起闹时刻，响闹时间为1min，超过1min自动停止，具有人工止 闹功能；止闹后不再重新操作，将不再发生起闹。(3) 整点报时功能：要求整点差10S开始每隔1S鸣响一声，共5声。每次持续时间为1S，前四次500HZ声音，最后一次1000HZ声音。(4) 具有快速校准时、分、秒的功能。二、方案设计与论证方案一： 秒信号发生器：由LM555与RC组成的构成多谐振荡器。 走时电路：由计数器和与非门组成，秒、分计时器：十进制与六进制联而成，由
3、两片74LS160和与非门实现。时计时器：模24，计数显示0023。由两片74LS160和与非门实现。 校时电路：利用开关将所需要校对的时或分计数电路的脉冲输入端切换到秒信号，用555输出10HZ信号加至分，时计时器使其快速计数，到达标准时间后再切换回正确的输入信号。 闹钟电路：由数值比较器74LS85控制起闹点，当走时时间与设定的起闹时间相等时，闹钟将会起闹，整点时也会起闹报时。 显示电路：将计数器的输出直接与共阴极数码管相接，直接控制显示。方案二：秒信号发生器：通过石英晶体振荡电路，由单片CD4060CMOS集成电路十四位二进制计数器/分频器可得到14分频的信号。再将74LS74单片TTL
4、集成电路双D触发器中的一个触发器接成计数器型，完成第十五级，从而得到周期为1秒的秒信号。走时电路：分和秒计数器都是模数为60的计数器，用4518双重BCD加法计数器芯片，采用反馈归零法实现秒60进制。选用4518集成芯片采用反馈归零法完成二十四进制，实现日常生活的24小时计数制。显示电路：选用CC4511BCD七段译码驱动器以及与其匹配的数码管B547RFF七段共阴数码管。校时电路：三个控制开关S1,S2,S3分别用来实现“时”、“分”、“秒”的校准，开关处于正常位置分别接高电平“时”、“分”、“秒”计数器按正常计数。当将S1置校时位置时，由分频器送来0.5秒的脉冲信号直接进入“时”计数器，使
5、小时指示每0.5秒计一个字达到快速校时的目的。同时，0.5秒的脉冲信号送入“分”计数器的置零端，使“分”置零，当“时”校准后，复位开关S1,再按下开关S2置“校分”位置，和校时的原理一样，将0.5秒的脉冲信号接入“分”计数器的CP端和“秒”计数器的置零端，使“分”快速计数，同时，将“秒”计数器置零。当分校到合适的数字后，复位开关S2，数字钟进入正常走时状态。“秒”校准开关S3控制着一RS触发器（可以选用74LS74双D触发器集成片中的一D触发器来实现RS的功能）的状态。当S3置一“正常”位置时，触发器置“1”，端输出低电平，关闭D8,Q端输出高电平，使D7打开，“秒”信号正常进入“秒”计数器，
6、使时钟正常计时。若开关S3置于“秒校”位置，则触发器置零，Q端输出低电平，封锁D7,“秒”信号不能通过，而端输出高电平，打开D8,使0.5秒的信号进入“秒”计数器，此时“秒”计数器快速计时。待“秒”校准后，松开复位S3，使其恢复置正常位置。其中周期为0.5秒的脉冲信号取自分频器。另外开关S1、S2、S3、在搏动时可能会产生抖动的现象，为了减少这种现象的发生可以在每个开关的两端各接一个电容以缓解抖动。闹钟电路：其电路也应分为两部分，即控制门电路和音响电路用与非门实现逻辑功能其中74LS20为4输入二与非门，74LS03为集电极开路(OC门)的2输入四与非门，因OC门的输出端可以进行“线与”，到达
7、起闹时间时音响电路的晶体管导通，则扬声器发出1kHz的声音。持续1分钟后晶体管因输入端为“0”而截止，电路停闹，整点时也会按要求报时。方案选择：基于所学知识，本次设计中选择方案一。三、系统原理框图数字式闹钟钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路。同时必需以标准的1HZ时间信号作为时钟驱动。图3.1所示为数字式闹钟的一般构成框图。秒个位计数分个位计数分十位计数秒十位计数时个位计数时十位计数闹钟模块报时模块校时电路校分电路函数脉冲图3.1.数字式闹钟原理框图4、 单元电路设计4.1 秒信号电路它是数字闹钟的核心部分
8、，它的精度和稳度决定于数字钟的质量，本次我选用由NE555与RC组成的多谐振荡器作为秒脉冲信号。NE555与RC组成的多谐振荡器电路如图4.1所示。4.1.1器件说明 1端GND地 2端TR低电平触发输入 3端UO输出 4端RD直接清0 5端CV 电压控制，不用时经 0.01F电容接地 6端TH高电平触发输入 7端DC三极管集电极 8端VCC 电源(4.5V18V)秒脉冲 图4.1多谐振荡器电路 由 3脚输出频率：f=1.43/(R6+2R1）C3，电路中多谐振荡器的频率设计为1HZ，若选取R6为10K，R1为32K，C1为220F。则由公式计算可得频率：f=1.43/(R6+2R1)C3=1
9、.43/(10+64)*220=1HZ。4.2计数电路秒、分计数器为60进制计数器。小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS160。图4.2为74LS160引脚图，表4.2为74LS160功能表。 1端MR 清零 2端CLK 时钟脉冲输入 3-6端D0、D1、D2、D3 数据输入 7端ENP计数控制使能 8端GND 地 9端LOAD 同步预置数控制端 10端ENT计数控制使能 11-14端Q0、Q1、Q2、Q3数据输出 15端RCO 进位输出端 16端VCC 电源图4.2 74LS160引脚图表4.2 74LS160功能表ENPENT LOADMRCLK功
10、能0清零01并行输入011保持011保持（RCO=0)1111计数4.2.1.秒计数单元秒计数单元由两片74LS160同步十进制计数器组成。首先采用级联法将两片芯片组合成100进制计数器，再用一个二输入与非门将秒十位的QBQC相与，与非门的输出端接两芯片的LOAD端，再经过一个非门，作为分计数单元的时钟脉冲，这样当秒计时到59时在下一个上升沿时计数器清零，重新计数。秒计数单元的电路图如图4.2.1。 秒脉冲分计数脉冲图4.2.1秒计数电路图4.2.2.分计数单元分计数单元与秒计数单元采用相同的接法，规则同上。分计数单元电路图如图4.2.2所示。图4.2.2分计数电路图4.2.3 时计数单元由两
11、片74LS160采用级联法构成100进制计数器，由二输入与非门与时十位的QB和时个位的QC相连，输出端同样接至LOAD置数端，当记数到达23时，计数器清零，重新记数，构成时计数单元。时计数单元电路如图4.2.3所示。图4.2.3 时计数电路图4.3 校时电路秒校时电路将低位的进位信号与一个反向器相连，输出端与一个或非门相连，将单刀双置开关的常闭端口接地，常开端接第三个多谐振荡器的3脚产生的10HZ频率，另外一端接或非门的另一端，或非门输出端接秒计时单元的时钟脉冲，这样当开关为常闭状态时，秒计时单元的时钟脉冲为正常的秒脉冲1HZ。当开关为常开时脉冲为10HZ，这样就可以起到快速校时的作用。其中时
12、校时与分校时的常开也是接入10HZ，但是电路的简单，它们的校时信号直接通过一个单刀双置开关控制，省略了与非门和非门。校时电路如图4.3所示。10HZ校时信号1HZ秒信号图4.3 校时电路图4.4 闹钟电路由4片74LS85数据选择芯片串联，分别将时分秒的各个输出端按照从上到下 接到每个85芯片的B3B2B1B0端，然后将85芯片各个A3A2A1A0接到一个双向开关，开关的另为两端分别接到高电平上与地线上。当这样接入时，如果我们需要设定闹铃，就用85芯片连接的开关进行置数，当计时模块的输出端输出的数据与我们置入的数据相同就会从第一块85芯片的QA=B端口输出一个高电平，将这个高电平与蜂鸣器相连就
13、会在那个时刻产生蜂鸣且保持一分钟，达到闹钟的功能，当按下开关是蜂鸣停止，达到人工止闹功能。闹钟电路图如图4.4所示。4.4.1器件说明74LS85为四位数值比较器，图4.4.1为74LS85引脚图，表4.4.1为74LS85功能表。 1、9-15端 数据输入 2-4端 AB 数值比较 5-7端QAB 比较结果输出 8端GND 地 16端VCC 电源表4.7.1 74LS85功能表图4.4 闹钟电路图4.5 整点报时电路整点报电路块采用逻辑电路，每当数字钟计时到整点差10S时候发出响声，按照四低音，一高音的顺序发出间断声，以最后一声高音结束的时刻为正点时刻。四低音（约500Hz）分别发生在59分
14、51秒、59分53秒、59分55秒、59分57秒、59分59秒，最后一声高音（约1000Hz）发生在整点时，他们的持续时间均为一秒。秒个位QD秒十位QAQC及秒个位QA分十位QAQC分个位QAQD500HZ1000HZ整点报时电路如图4.5所示。4.6 多谐振荡器多谐振荡器的设计主要用于秒脉冲、校时信号和闹钟频率的输出，我们用四片NE555和若干RC组成，适当选择RC的取值就可以得到想要的频率。频率为1000HZ时：R1=0.1K,R2=3.2K,C2= 220F；频率为500HZ时：R1=0.1K,R2=3.2K,C2=440F；频率为500HZ时：R1=1K,R2=32K,C2=220F；1000HZ、500HZ、10HZ的多谐振荡器电路如图4.6所示。图4.6 1000HZ、500HZ、10HZ的多谐振荡器电路图4.7 显示电路将计数器的输出直接与共阴极数码管相接，直接控制显示。显示电路如图4.7所示。图4.7 显示电路图5、 总电路图5.1 仿
