《单片机课程设计基于单片机的掉电数据保持存储器》由会员分享，可在线阅读，更多相关《单片机课程设计基于单片机的掉电数据保持存储器（20页珍藏版）》请在金锄头文库上搜索。
1、东 北 石 油 大 学 课 程 设 计 课 程 单片机课程设计 题 目 基于单片机的掉电数据保持存储器 院 系 专业班级 学生姓名 学生学号 指导教师 2013年 7 月 8日 东北石油大学课程设计任务书课程 单片机课程设计 题目 基于单片机的掉电数据保持存储器 专业 学号 一、任务 设计一款以AT89C51单片机为控制核心，利用AT24C02存芯片设计的一种掉电数据存储器，这种存储器掉电后再次开机，LED数码管能够显示上次关机时的数字。二、设计要求1 掌握AT24C02存芯片的工作原理及使用方法。2 通过对AT89C51单片机的编程，实现存储器掉电后再次开机时，LED数码管能够显示上次关机时
2、的数字。3 写出详细的设计报告。4 给出全部电路和源程序。三、参考资料1 焦丽鹃.春旭.郭学良.液晶显示器在人机交互系统中的应用J.信息技术，2006年11期. 2 马忠梅.单片机的C 语言应用程序设计M.：航空航天大学.2006 3 勇数字电路M.电子工业，20044 红卫.单片机应用系统设计实例与分析M.：航空航天大学.2003 .5 周润景.基于Proteus的电路与单片机仿真系统设计与仿真M. :航空航天大学. 2005.完成期限 2013.7.1 - 2013.7.10 指导教师 专业负责人 2013年 6月 29 日目 录第1章 绪论11.1 掉电数据保持存储器的概述11.2 单片
3、机发展的技术状况11.3 本设计任务2第2 章 总体方案论证与设计32.1 总体方案思路分析32.2 总体硬件组成框图3第3章 系统硬件设计53.1 掉电数据保持存储器的硬件设计53.2 晶振电路模块的设计53.3 复位电路模块的设计73.4 数码显示管模块设计8第4章 系统的软件设计94.1 主程序设计94.2 子程序设计10第5章 系统调试与测试结果分析115.1 使用的仪器仪表115.2 系统调试115.3 测试结果11结 论12参考文献13附录14第1章 绪论近年来随着计算机在社会领域的渗透和大规模集成电路的发展，单片机的应用正在不断地走向深入，由于它具有功能强，体积小，功耗低，价格便
4、宜，工作可靠，使用方便等特点，因此特别适合于与控制有关的系统，越来越广泛地应用于自动控制，智能化仪器，仪表，数据采集，军工产品以及家用电器等各个领域，单片机往往是作为一个核心部件来使用，在根据具体硬件结构，以及针对具体应用对象特点的软件结合，以作完善。 而51系列单片机1是各单片机中最为典型和最有代表性的一种，通过本次课程设计进一步对单片机学习和应用，从而更熟悉单片机的原理和相关设计并提高了开发软、硬件的能力。本设计是通过单片机设计一个掉电数据存储器，要求开机后，LED数码管能够显示上次关机的数字。还要设计一个能够进行数据回查的仪表。1.1 掉电数据保持存储器的概述在位置测量系统中，基准量的建
5、立是最基本的，也是必不可少的而在目前所流行的位置测量系统中，大都采用相对测量或相对测量和绝对测量相结合的方法不论是前者还是后者，要想保证测量基准在整个测量过程中不发生丢失，测量系统信息掉电保护就显得特别重要由于有了系统信息掉电保护，可避免多次重建测量基准，而保证测量基准在整个测量过程中不发生丢失所以在当前所用的测量系统中，信息掉电保护功能是必不可少的所谓信息掉电保护是指系统在掉电的瞬间，能把测量头的位置坐标准确记录下来，待下次上电后，就可正确复现掉电前测量头的位置坐标，保证了在接下去的测量过程中，测量基准不发生变化，从而保证测量系统在整个测量过程中的准确性2。1.2 单片机发展的技术状况在测量
6、、控制等领域的应用中，常要求单片机部和外部RAM中的数据在电源掉电时不丢失，重新加电时，RAM中的数据能够保存完好，这就要求对单片机系统加接掉电保护电路。掉电保护通常可采用以下三种方法：一是加接不间断电源，让整个系统在掉电时继续工作，二是采用备份电源，掉电后保护系统中全部或部分数据存储单元的容；三是采用EEPROM来保存数据。由于第一种方法体积大、成本高，对单片机系统来说，不宜采用。第二种方法是根据实际需要，掉电时保存一些必要的数据，使系统在电源恢复后，能够继续执行程序，因而经济实用，故大量采用。EEPROM既具有ROM掉电不丢失数据的特点，又有RAM随机读的特点。但由于其读写速度与读写次数的
7、限制，使得EEPROM不能完全代替RAM3。1.3 本设计任务本研究即以AT89C51单片机为核心，利用AT24C02存芯片设计一个掉电数据保持存储器，要求系统在断电时，能够保存数据，再次开机时，可以使LED数码管能够显示上次关机时的数字。其基本电路包括：单片机最小系统、I2C接口电路、LED显示电路等。第2 章 总体方案论证与设计本系统采用单片机AT89C51为控制核心，利用AT24C02存芯片4设计一个掉电数据保持存储器，要求系统在断电时，能够保存数据，再次开机时，可以使LED数码管能够显示上次关机时的数字。系统主要包括单片机最小系统、I2C接口电路、LED显示电路等。2.1 总体方案思路
8、分析AT89C5l 中有一个用于构成部振荡器的高增益反相放大器，引脚 XTAL1 和 XTAL2 分别是该放大器的输入端和输出端。这个放大器与作为反馈元件的片外石英晶体或瓷谐振器一起构成自激振荡器，振荡电路。 外接石英晶体及电容 C1、C2 接在放大器的反馈回路中构成并联振荡电路。对外接电容 C1、C2 虽然没有十分严格的要求，但电容容量的大小会轻微影响振荡频率的高低、振荡器工作的稳定性、起振的难易程序及温度稳定性，如果使用石英晶体，我们推荐电容使用 30pF10pF，而如使用瓷谐振器建议选择 40pF10F。 用户也可以采用外部时钟。采用外部时钟的电路。这种情况下，外部时钟脉冲接到 XTAL
9、1 端，即部时钟发生器的输入端，XTAL2 则悬空。 在掉电模式下，振荡器停止工作，进入掉电模式的指令是最后一条被执行的指令，片 RAM 和特殊功能寄存器的容在终止掉电模式前被冻结。退出掉电模式的唯一方法是硬件复位，复位后将重新定义全部特殊功能寄存器但不改变 RAM中的容，在 Vcc 恢复到正常工作电平前，复位应无效，且必须保持一定时间以使振荡器重启动并稳定工作。同时AT24C02存储芯片，既具有ROM掉电不丢失数据的特点，又有RAM随机读写的特点。所以使用EEPROM AT24C02实现掉电保护，我们根据其特点进行设计5。2.2 总体硬件组成框图 AT89C51 LED显示器AT24C0数据
10、存储芯片 晶振电路 复位电路 开关控制电路 图2-1 总体硬件组成框图 系统框图如图2-1所示，系统主要由单片机AT89C51，数据存储芯片AT24C02，晶振电路，复位电路，开关控制电路组成。 第3章 系统硬件设计3.1 掉电数据保持存储器的硬件设计3.1.1 AT89C51芯片介绍AT89C51 是美国 ATMEL 公司生产的低电压，高性能 CMOS8 位单片机，片含 4k bytes 的可反复擦写的只读程序存储器（PEROM）和 128 bytes 的随机存取数据存储器（RAM），器件采用 ATMEL 公司的高密度、非易失性存储技术生产，兼容标准 MCS-51 指令系统，片置通用 8 位
11、中央处理器（CPU）和 Flash 存储单元，功能强大 AT89C51 单片机可为您提供许多高性价比的应用场合，可灵活应用于各种控制领域。AT89C51 提供以下标准功能：4k 字节 Flash 闪速存储器，128 字节部 RAM，32 个 IO 口线，两个 16 位定时计数器，一个 5 向量两级中断结构，一个全双工串行通信口，片振荡器及时钟电路。同时，AT89C51 可降至 0Hz 的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止 CPU 的工作，但允许 RAM，定时计数器，串行通信口及中断系统继续工作。掉电方式保存 RAM 中的容，但振荡器停止工作并禁止其它所有部件工作直到下
12、一个硬件复位6。图3-1-1 AT89C51引脚图 3.1.2 驱动电路的设计此系统中驱动电路原理图如图3-1-2所示。 图3-1-2 驱动电路原理图3.2 晶振电路模块的设计 图3-2 晶振电路89C51芯片部有一个高增益反相放大器，用于构成振荡器7。如图32，反相放大器的输入端为XTAL1 ，输出端为XTAL2，两个跨接石英晶体及两个电容就可以构成稳定的自激振荡器。电容器通常取30pF左右，可以稳定频率并对振荡频率有微调作用XTAL1 是片振荡器的反相放大器输入端，XTAL2 则是输出端，使用外部振荡器时，外部振荡信号应直接加到XTAL1，而XTAL2 悬空。部方式时，时钟发生器对振荡脉冲
13、二分频，如晶振为12MHz，时钟频率就为6MHz。晶振的频率可以在1MHz-24MHz选择。电容取30PF 左右。一个晶体振荡器，接在单片机部的振荡电路上，两个电容是起振电容，频率越高，应该越小8。3.3 复位电路模块的设计 在振荡器运行时，有两个机器周期（24 个振荡周期）以上的高电平出现在此引腿时，将使单片机复位，只要这个脚保持高电平，51 芯片便循环复位。复位后P0P3 口均置1 引脚表现为高电平，程序计数器和特殊功能寄存器SFR 全部清零。当复位脚由高电平变为低电平时，芯片为ROM 的00H 处开始运行程序。 如上图3-3所示复位电路，由于复位时高电平有效，当刚接上电源的瞬间，电容C1两端相当于短路，即相当于给RESET引脚一个高电平，等充电结束时（这个时间很短暂），电容相当于断开，这时已经完成了复位动作9。
