《基于FPGA的16QAM调制器设计与实现》由会员分享，可在线阅读，更多相关《基于FPGA的16QAM调制器设计与实现（10页珍藏版）》请在金锄头文库上搜索。
1、-范文最新推荐-1 / 10基于 FPGA 的 16QAM 调制器设计与实现摘要：正交振幅调制（QAM）就是一种高效的数字调制解调方式。本论文对基于 FPGA 的 16QAM 调制解调技术进行了研究。首先对 16QAM 调制解调原理进行阐述。然后详细阐述了符号同步、载波同步的意义及实现方法。通过分析提出了系统的设计方案。最后通过 Verilog HDL 在 Quartus II 环境下完成了系统关键算法的编写、仿真、综合。8155关键词: 16QAM; 数字调制解调；FPGAFPGA-based Design And Implementation of 16QAM ModulationAbst
2、ract: Quadrature amplitude modulation (QAM) is an efficient digital modulation and demodulation method. This paper studied the 16QAM modulation and demodulation based on FPGA technology. First of all, this paper covered the principle of 16QAM. And then it illustrated the symbol timing synchronizatio
3、n and carrier synchronization’s meaning and realizable methods in detail. So by analysis, this article proposed the design plan. Finally, it completed the system’s compilation of key algorithm, simulation and integrated.Key word: 16QAM; Digital modulation and demodulation; FPGA引言 11.QAM
4、调制解调技术的研究 21.1 正交振幅调制技术 21.2 正交振幅解调技术 52.符号同步的研究 62.1 符号同步的意义与方法 6-范文最新推荐-3 / 102.2 符号同步方法的比较 83.载波同步的研究 93.1 载波同步原理 103.2 载波同步方法 103.3 载波同步方法比较 134.16QAM 的 FPGA 设计与实现 134.1 FPGA 设计工具与方法 134.2 16QAM 调制器的 VERILOG 设计与仿真 154.3 符号同步的 VERILOG 设计与仿真 204.4 载波同步的 VERILOG 设计与仿真 22 式（2）中 A 是固定振幅，而 和 可由输入信号确定。
5、因此，在信号空间中，正交振幅调制信号的坐标点可以由 和 来决定2。16QAM 系统的组成框图如图 1 所示，基带信号通过串并变换后转，化为 IQ 两路并行数据流，该并行数据流的宽度为 4 bit，其中低位的 3bit 映射到内圆上，高位的 1 bit 映射到内外圆，这样就形成如图 2 所示的星型星座图。差分编码后的数据经过成型滤波器后和相互正交的正弦或余弦载波进行调制，IQ 路正交信号调制后的再进行矢量相加，即可形成调制信号输出。图 1 原理图图 2 星座图 1.12 QAM 调制的性能QAM 信号的波形可由标准正交信号波形 和 的线性组合表示，即是信号脉冲 g (t) 的能量。-范文最新推荐
6、-5 / 10任意一对信号的向量之间的欧氏距离是：（7）1.13 16QAM 星座图16QAM 的星座图由于映射规则不同，可分为星型和方型。它们各有特点，星型星座图信号点呈星型分布而方型星座图呈方型分布。QAM 调制的峰值—均值比 ，星座点最小欧几里德距离 和最小相位偏移 都是重要的参数 3。不同星座的参数值如表 1 所示。表 1 星座参数值参数类型星型星座图方型星座图1.2 正交振幅解调技术 目前，QAM 解调技术主要有：模拟相干解调、数字相干解调、全数字解调。本文采用效果较好的相干解调方法进行解调。1.21 QAM 解调原理本文中之所以用相干解调方法进行解调，是因为接收端是采用
7、的异步采样。因此，采样频率以及发射端将有一定程度上的误差。发送端的载波频率和本振频率存在一定的频率差，即载波频差。经过相干解调后，得到信号中存在有相位偏差、载波频率、定时误差。所以，解调部分必须有符号同步、载波同步模块实现相位偏差、载波频率、定时误差的消除，才能无误的解调出来信号4。 基于数字插值算法的符号同步可以分为四部。输入信号经过内插滤波器得到内插样值，将内插样值中进行定时误差，并经过环路滤波器滤掉信号中的高频噪声，得到控制信号反馈给内插滤波器，从而消除时钟误差。-范文最新推荐-7 / 10结构如图 4 所示：图 4 插值滤波同步结构2.12 超前 -滞后门同步在电路中把电流的相位超前电
8、压的相位叫超前，此时电压滞后电流，电路整体呈现容性；滞后则是相反，电路呈现感性。超前-滞后门同步算法基本思想是利用信号波形的对称性，即信号波形经过匹配滤波器或相关器的输出信号是对称的。对于矩形脉冲，匹配滤波器的输出在中间时刻达到最大值，只要采样值在最大值上，则一定能够保证符号同步6。图 5 超前- 滞后门同步结构 2.13 锁相环法锁相环 (phase-locked loop)为无线电发射中使频率较为稳定的一种方法，主要有 VCO（压控振荡器）和 PLL IC （锁相环集成电路）,压控振荡器给出一个信号,一部分作为输出，另一部分通过分频与 PLL IC所产生的本振信号作相位比较，为了保持频率不
9、变，就要求相位差不发生改变，如果有相位差的变化，则PLL IC 的电压输出端的电压发生变化，去控制 VCO,直到相位差恢复。达到锁频的目的。在在数字通信系统中，实际发送信号的功率密度限于 频率以内，因此 含直流分量和频率为 的离散时钟分量。进而，将接收信号平方后，通过一个窄带滤波器即可将时钟分量过滤除出来，而这个窄带滤波器一般都使用锁相环来实现7。锁相法提取符号同步时钟的结构框图如图 6 所示。图 6 锁相环提取法符号同步-范文最新推荐-9 / 102.2 符号同步方法的比较衡量定时恢复性能的标准主要有两个：一个是定时恢复，接收机不仅要知道符号采样频率，还要知道符号采样的位置，即最佳采样点。定
10、时相位就是采样位置的选取。在有限信道的同步通信系统中，采样点偏离最佳采样点的位置越远。符号串扰就越大。另一个是定时抖动，从数据恢复出的时钟（高频部分）会存在抖动，会造成符号间串扰8。 将 传给 DDS，从而控制了它的频率。假设最佳的定时相位是由 DDS 的时钟产生，即 ，则为 0；如果 超前于 ，则 为负；如果 滞后于 ，则 为正。控制电压若为正，则将 DDS 频率增大，控制电压若为负，则将 DDS 频率减小。而符号同步的时候，时钟信号会由 DDS 输出，把符号速率同步。3. 载波同步的研究 在数字传输系统中，由于收发端的本振时钟不精确相等，或者信道的快速变化使得发送信号偏离中心频率。同时，信号相位在传输中的也受到损害，这对相干解调影响很大，所以进行载波同步。为了得到比较小的误码率，接收端一般采用的是相干解调(同步解调)的方法。这种方法要求必须产生一个和载波同相、同频、相干的载波于接收端。接收信号生成了相干载波的过程就叫做载波恢复。同步解调的优势的前提是，接收端的参考载波要有准确的相位，若频率出现误差，那么解调就无法正常的工作，性能也会下降。载波恢复又叫载波同步，在双方相互通信中，要正确接受到对方的信息，接收方必须接收信号中恢复出载波信号，使双方载波频率一致。 基于FPGA 的 16QAM 调制器设计与实现(4):
