《FPGA实验开发系统之LED显示模块》由会员分享，可在线阅读，更多相关《FPGA实验开发系统之LED显示模块（5页珍藏版）》请在金锄头文库上搜索。
1、FPGA 实验开发系统之 LED 显示模块The LED Display Module of the FPGA Experiment and Development System1摘要可编程逻辑器件的飞速发展及其越来越广泛的应用于电子信息产业的各个领域，使得可编程逻辑器件的电路设计显得越来越重要，本文介绍的就是利用现场可编程逻辑器件 FPGA 实现对数码管的显示的管理和控制。整个设计从 EDA 技术出发，采用自顶向下的设计方法，首先叙述了顶层结构的划分，然后再较详细地介绍各个层次模块的功能和实现方法，同时给出了原理框图和全部仿真波形图以及全部的 VHDL 模块程序的清单。关键字：可编程逻辑器件
2、 现场可编程门阵列 数码管 硬件描述语言AbstractQuickly progress of programmable device has brought many changes in design of digital circuit when they use more and more widely in many military and civilian applications. This paper introduces the management and control of the LED display with the FPGA.The design based
3、on EDA technology, and used Top-to-Down method. First it introduces top level, then describes the second and other levels modules in detail. This paper also provides all of the structure diagrams, simulation wave figures and all of the VHDL codes. Key words： CPLD FPGA LED VHDL21. 文献综述 1.1 FPGA 简介FPG
4、A 是 20 世纪 80 年代中期出现的高密度可编程逻辑器件，其结构类似于掩膜可编程门阵列，它由许多独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接起来实现不同的设计。FGPA 兼容了 MPGA 和阵列 PLD 两者的优点，因而具有更高的集成度、更强的逻辑实现能力和更好的设计灵活性。MPGA 具有掩膜可编程门阵的通用结构，它由逻辑功能块排成阵列组成并由可编程的互连资源连接这些逻辑功能块以及相应得输入/输出单元来实现不同的设计。其中，FPGA 的功能由逻辑结构的配置数据决定。工作时，这些配置数据存放在片内的 SRAM 或熔丝上。基于 SRAM 的 FPGA 器件，在工作前需要从芯片外部加
5、载配置数据，配置数据可以存储在片外的 EPRAM 或其他存储体。用户可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场编程。各种 FPGA 在结构上的差异主要反映在可编程逻辑块 CLB 上，常见的结构有三种类型，即查找表结构、多路开关结构、和多级与非门结构。1.1.1 查找表型 FPGA 结构查找表型的 FPGA 的可编程逻辑块是查找表，由查找表构成函数发生器通过查找表来实现逻辑函数。查找表的物理结构是静态存储器（SRAM） 。M 个输入项的逻辑函数可以由一个 2M 位容量的 SRAM 实现，函数值存放在 SRAM 中，SRAM 的地址线起输入线的作用，地址即输入变量值，SRAM 的输出位
6、逻辑函数值，由连线开关实现与其他功能的连接。查找表结构的函数功能非常强。M 个输入的查找表可以实现任意一个 M 个输入项的组合函数，这样的函数有 2M 个。用查找表实现逻辑函数时，把对应函数的真值表预先存在 SRAM 中即可实现相应的函数运算。从理论上讲，只要能够增加输入信号线和扩大存储容量，查找表就可以实现任意多输入逻辑函数。但事实上，查找表的规模受到技术和经济因素的限制。每增加一个输入项，查找表 SRAM 的容量就要扩大一倍，当输入项超过 5 个时，SRAM 的容量对输入就会变得不可忍受。16 个输入项的查找表需要 64KB 位容量的 SRAM，相当于一片中等容量的 RAM 的规模。因此，
7、在实际应用中的FPGA 器件的查找表不会超过 5 个，对于多于 5 个输入项的逻辑函数则由多个查找表的逻辑块或级联实现。目前使用最流行的查找型 FPGA 代表就是 Xilinx 公司的 XC 系列 FPGA。1.1.2 多路开关型在多路开关型 FPGA 中，可编程逻辑块时刻配置的多路开关。利用多路关的特性对多路开关输入和选择进行配置，接到固定电平或输入信号上，从而实现不同的逻辑功能。例如 2 选 1 多路开关的选择输入信号为 s,两个输入信号为a 和 b，则输出函数为 f=sa+/sb。如果把多个多路开关和逻辑们连接起来，就可以实现数目巨大的逻辑函数。多路开关型 FPGA 的代表是 Alter
8、a 公司的 ACT 系列的 FPGA，目前国内使用的不多。1.1.3 多级与非门型 FPGA 结构采用多级与非门结构的器件是 Altera 公司的 FPGA。Altera 公司的与非门结构基于一个由与门、或门和异或门组成的逻辑块，这个基本电路可以有一个触3发器和一个多路开关来扩充。多路开关选择组合逻辑输出、寄存器输出或锁存器输出。异或门用于增强逻辑块的功能，当异或门逻辑端分离时，它的作用相当于或门，可以形成更大的或函数，用来实现其他算术功能。1.2 FPGA 的编程在 FPGA 中常用的编程工艺有反熔丝型和 SRAM 两类1.2.1 反熔丝工艺所谓反熔丝的编程技术，是指具有反熔丝阵列开关结构的
9、 FPGA。反熔丝的逻辑功能的定义是由专门编程器，根据设计实现所给出的数据文件，对其内部的反熔丝阵列进行有地方矢的烧录，从而使器件一次行使相应的逻辑功能。反熔丝开关编程电流小于 10uA，编程时间小于 1ms。由于是二端元件，占用面积小，因此有利于提高芯片集成度。但是其编程器需要专门的编程器，且只可以一次编程。1.2.2 SRAM 方式编程所谓 SRAM 编程，是指这种芯片的逻辑功能配置基于内部阵列分布的SRAM 原理，即通过芯片内阵列分布的 SRAM 的白不同的加电配置，来解决各部分的逻辑定义。对芯片的 SRAM 的加载不同的配置数据，芯片的逻辑功能即发生不同的变化，可实现不断更新和反复读写
10、。通常，一定格式的配置数据由加载于 FPGA 芯片外附的 PROM 或 EPROM 中，在系统加电或需要自动将配置数据存放于 FPGA 之中的 SRAM。同样，FPGA 的 SRAM 配置亦可直接由微处理器控制，直接将数据加入其中。只要 FPGA 一直处于加电状态，其中的SRAM 配置就不会丢失。同时这也是其缺点之一，一旦掉电，则数据丢失。另外其内部可编程连线及逻辑定义采用了大量的传输门开关，电阻较大，影响芯片信号传递速度，限制了系统的使用频率。1.3 LED 数码管目前我国的 LED 器件的生产已经达到了相当成熟的时期，随着数字电子技术的发展，数字化设备的普遍，LED 器件得到了广泛地应用，
11、数码管就是一种最常见的 LED 显示器件，多由 7 或 8 段 LED 组成。通过控制各个段的点燃和熄灭来显示 09 间的数值， 8 段的数码管还可以显示小数点。数码管首先是用于各种数字仪器的显示，后驯熟推广到各种生活计量器具上，如电子秤、出租车的计价器。LED 数码管，通常由共阴极和共阳极两种结构。LED 显示器有静态显示和动态显示两种方式。2. 研究内容及实现的方法 本题目要求实现 FPGA 试验开发系统的 LED 模块的显示， LED 显示器有静态显示和动态显示两种方式。采用静态驱动显示软、硬件均较为简单。在显示某一数码时，加在数码管上的段码保持不变，直至换显其他数码为止。这样数码管的每
12、一段均由一条输出线来控制，每显示一位数码需要 8 根输出线。当显示 N 位时需要 N*8 根输出控制线，占用较多I/O 资源，但显示稳定，亮度基本由限流电阻的值来决定。采用动态驱动显示：就是一位一位地轮流点亮各位显示器（称为动态扫描） 。对每一位显示器来说，每隔一段时间点亮一次。显示器的亮度即与到通电流有关，也与点亮时间和间隔时间的比例，即扫描频率有关。调整电流和扫描频率参数，可实现亮度较稳定的显示。另外动态显示将说有数码管的输入段码线对应并联在一起，这样有两个好处：其一是节约可编程逻辑控制器的 I/O 口；其二是降低功耗。每位数码管的4公共端（称位线）分别由一位 I/O 线控制，显示不同数码
13、时，由位线控制各位轮流显示。位线控制每位选同时，该位应显示数码的段码同时加在段码线上，即每一时刻仅有一位数码管是被点亮的，当轮流显示较快时，由于人眼的视觉暂留现象，看起来就像所有位同时显示一样。通常选用的扫描频率为 50 Hz 比较合适。因此，根据以上分析把 LED 的显示电路分成以下几个模块：显示缓存器、多路选通器、时钟发生器、扫描信号发生器、闪烁模块、七段译码模块。2.1 显示缓存器显示缓存器是一个可以同步并行加载信号，并可以写入单 LED 管数据的寄存器组。因为是使用 8 个数码管，故该显示缓存器是一个存储量为 40bit 的寄存器，因为每个数码管显示内容由四位 BCD 码表示的数值和一
14、位二进制数表示的小数点组成。待显示的数码管的位码存在该缓存器中。2.2 多路选通器用于从显示缓存器中选择出某一个 LED 的显示内容用于显示。2.3 时钟发生器用于产生扫描时钟信号2.4 扫描信号发生器用于产生片选信号，选择出需要显示的 LED 的位码。2.5 闪烁模块用于实现显示内容的闪烁，以提醒后引起注意。2.6 七段译码器将显示缓存器中的四位 BCD 码译成便于显示的七段码3. 进度计划35 周 开题报告6 周 时钟发生器的设计及仿真7 周 多路选通器的的设计及仿真8 周 七段译码器的设计与仿真9 周 扫描信号发生器的设计及仿真10 周 闪烁模块的设计及仿真1112 周 显示缓存器的设计及仿真1314 周 总的原理图的组合与仿真、PCB 板的制作1517 周 整理论文，准备答辩附：参考文献及资料CLPD/FPGA 应用 人民邮电出版社 求是科技编著开发技术与工程实践数码显示 电子工业出版社 彭国贤 编著EDA 技术是用教程 科学出版社 潘松、黄继业编5著Protel 99 人民邮电出版社 江思明 编著
