《2、练习二(接口地址译码)》由会员分享，可在线阅读，更多相关《2、练习二(接口地址译码)（3页珍藏版）》请在金锄头文库上搜索。
1、习题二( 7 学时：13 分)1 、端口是接口电路中能被 CPU 直接访问的（ ）。A. 寄存器 B. 设备 C. 寄存器和设备 D. 以上都不对2、I/O 端口的编址方式有（ ）A. 统一编址 B. 独立编址C. 统一和独立编址 D. 以上都不对3、设计 I/O 设备接口卡时， 为防止地址冲突， 选用 I/O 端口地址的原则是（ ）。A. 凡是被系统配置所占用及厂商留用的地址一律不能使用B. 凡是被系统配置所占用的地址都可使用C. 凡是被厂商留用的地址可使用D. 凡是被系统配置及厂商留用的地址都可使用4、I/O 端口地址译码电路在接口电路中的作用是（ ）。A. 把 CPU 来的地址和控制信号
2、进行逻辑组合 B. 把 CPU 来的地址和控制信号进行逻辑组合并 产生对接口芯片的选择(或控制)信号。C. 对接口芯片的选择(或控制)信号。D. 以上都不对。5、在 I/O 端口地址译码电路中常常设置 AEN0，该信号的意义是（ ）。A. AEN0，正在进行 DMA 操作B. AEN0，表示正在进行 I/O 操作C. AEN0，为了避免在 DMA 操作周期中， DMA 控制器对这些非 DMA 方式传送的 I/O 端口执行 DMA 方式的传送。D. AEN0，正在进行 DMA 和 I/O 操作。6、下图为端口地址译码电路， 试求 I/O 端口的地址 为多少？若要使该端口地址为 307H，应对 地
3、址线做怎 样的改动，画出改动后的地址译码电路图。 （简答题）& A9 8 7 A2 1 3 1 A0 & 1 1 1 1 1 EN IOR 1 Y 7、教材中图 3.2 是 PC 机系统板的 I/O 端口地址译码电路，试根据图中地址线的分配，写出 DMACS、INTRCS、T/CCS 以及 PPICS 的地址范围。 （简答题）8、通常所说的 I/O 操作是指 CPU 直接对 I/O 设备进行操作。 （ ）（判断题）9、在独立编址方式下，采用专用的 I/O 指令输入 /输出指令（如 PC 系列微机中的 IN、OUT 指令）来访问端口。 （ ）（判断题）10、在 I/O 指令中，端口地址的宽度及寻
4、址方式有直接 寻址和间接寻址（必须由DX 间址）两种。 （ ）（判断题）11、在端口地址直接寻址方式中，端口地址的宽度为 16 位，即地址范 围是0000HFFFFH。 （ ）（判断题）12、在端口地址间接寻址方式中，端口地址的宽度为 8 位，即地址范 围是00HFFH；（ ）（判断题）13、CPU 从端口读数据或向端口写数据涉及到一定要与存储器打交道。 （ ）（判断题）注：通常所说的 CPU 从端口读数据或向端口写数据，仅仅是指 I/O 端口与 CPU 的累加器（ALAXAEX）之间的数据传送，并未涉及数据是否传送到存储器。由于累加器只能保存一个数据，所以若要保存多个数据就涉及到与存储器打交
5、道。14、I/O 端口地址译码电路一般有哪几种结构形式？（简答题）15、I/O 地址线用作端口寻址时，高位地址 线和低位地址 线各作何用途？如何决定低位地址线的根数？（简答题）16、可选式 I/O 端口地址译码电路一般由哪几部分组成？注：可选式 I/O 端口地址译码电路一般由地址开关（DIP 开关）、比较器、译码器组成。17、根据下面地址译码电路，回答各问题（1）从输入、输出两个方面指出的译码方法；注：部分地址译码？全地址译码？ 固定式端口译码？可选式端口地址译码？（2）计算 Y0-Y7 地址范围；（3）写出 Y4、Y5 产生低电平的控制指令；18、指出下列地址译码电路是单端口地址译码还是多端口地址译码？是固定式端口地址译码还是可选式端口译码？并写出在开关 SW7-SW0 为 00111011 时的译码地址。 （可作填空题或简答题或判断题）P0P1P2P3P4P5P6P7Q0Q1Q2Q3Q4Q5Q6P = QS W0VC CS W1S W2S W3S W4S W5S W6S W7A6A5A4A3A2A1IOW比较器Q7
