《组合逻辑电路的设计及半加器、全加器》由会员分享，可在线阅读，更多相关《组合逻辑电路的设计及半加器、全加器（4页珍藏版）》请在金锄头文库上搜索。
1、实验四 组合逻辑电路的设计及半加器、全加器一、实验目的1. 掌握组合逻辑电路的设计与测试方法2.掌握半加器、全加器的工作原理。二、实验原理和电路1、组合逻辑电路的设计使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的一般步骤如图 1.4.1 所示。图 1.4.1 组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。 根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。1.半加器根据组合电路设计方法，首先列出半加器的真值表，
2、见表 1.4.1。写出半加器的逻辑表达式 S=AB+AB=AB C=AB若用“与非门”来实现，即为半加器的逻辑电路图如图 1.4.2 所示。在实验过程中，我们可以选异或门 74LS86 及与门 74LS08 实现半加器的逻辑功能；也可用全与非门如 74LS00 反相器 74LS04 组成半加器。(a)用异或门组成的半加器 （b）用与非门组成的半加器图 1.4.2 半加器逻辑电路图2.全加器用上述两个半加器可组成全加器，原理如图 1.4.3 所示。图 1.4.3 由二个半加器组成的全加器 表 1.4.2 全加器逻辑功能表表 1.4.1 半加器逻辑功能 三、实验内容及步骤1.测试用异或门（74LS
3、86）和与非门组成的半加器的逻辑功能。根据半加器的逻辑表达式可知，相加的和 Y 是 A、B 的异或，而进位 Z 是 A、B 相与，故半加器可用一个集成异或门和二个与非门组成如图 1.4.4。图 1.4.4 用一个集成异或门和二个与非门组成半加器 在实验仪上用异或门和与门接成以上电路。A、B 接逻辑开关，Y、Z 接发光二极管显示。 按表 1.4.3 要求改变 A、B 状态，将相加的和 Y 和进位 Z 的状态填入下表中。表 1.4.3A 0 1 0 1输入端B 0 0 1 1Y输出端Z2.测试全加器的逻辑功能。写出图 1.4.5 电路的逻辑表达式。S = C = i i根据逻辑表达式列真值表，并完
4、成表 1.4.4，实验证之。根据真值表画逻辑函数 SiCi 的卡诺图。完成图 1.4.6输入 输出C1-1 B A Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1输入 和 进位A B S C0 00 11 01 101100001 图 1.4.5图 1.4.6表 1.4.4Ai Bi Ci-1 Y Z X1 X2 X3 Si Ci0 0 00 1 01 0 01 1 00 0 10 1 11 0 11 1 1 试设计用异或门、与门、或门组成的全加器的逻辑功能并接线进行测试，将测试结果记入表 1.4.5
5、中，与上表进行比较看逻辑功能是否一致。设计要求按组合逻辑电路设计流程图所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。表 1.4.5Ai Bi Ci-1 Ci Si0 0 00 1 01 0 01 1 00 0 10 1 11 0 11 1 1设计过程及设计的逻辑电路图写入方框中:四、实验器材1.数字电子技术实验系统 1 台2.直流稳压电源 1 台3.集成电路：74LS00 3 片74LS86，74LS32， 74LS08 各 1 片五、预习要求1. 根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图。2. 复习半加器、全加器工作原理和特点。3. 了解本实验中所用集成电路的逻辑功能和使用方法。六、实验报告要求1.列写实验任务的设计过程，画出设计的逻辑电路图。2.对所设计的电路进行实验测试，记录测试结果。3.组合电路设计体会。
