《4微体系结构技术》由会员分享，可在线阅读，更多相关《4微体系结构技术（2页珍藏版）》请在金锄头文库上搜索。
1、表 目前主流商用微处理器微体系结构的主要特性CPU型号友射速半ILP定/存/浮流 水线Cache大小切乖部件数纹据通路竟度功乖沉水线 特性多媒休特性其它特性L1L2P-IV320/29据8K256K9个发射：3条结束：3条支 持MMX/SS E/SSE2 共？条指 令TraceCache 代替了 一级指令CACHEItanium-6-Power 34指 令:32 K 全 相 联； 数据64 K, 分 为 四 个 体全 相 联；支持1MB到16MB范围3个定点 部件，2 个浮点部 件，两个 访存部件发射：4条结束：4 条带有预取 功能UltraSPARC III614指令:32K数据:64K片
2、外； 最 大 可 至8M9,其中两个图形部件和浮点部件重用发射：6条结束：6条VISWrite cacheFuture fileAlpha212647/7/1064 k两 路 组 相 联发射：6条结束：11 条MVIMIPSR1200045/6/7PA-RISC 85004指令:0.5M数据:1M10发射：4 条结束：12条在目前微处理器体系结构中，学术界研究的技术越来越多地应用在主流商用的微处理器中。从目前市场上最近出现的微处理器中，我们可以看出一些主要技术和结构在各个处理器中得到了共识。从上表，我们可以看出目前的处理器中大都有以下特点：1）为了提高主频，加大流水深度，形成超流水的结构；2）
3、为了提高整体性能，加大每个时钟周期指令发射，指令执行和指令结束的条 数，形成了超标量的结构；3）为了解决指令执行时数据相关的问题，大都数处理器设计中采用乱序执行的 结构；值得提出的是 Itanium 处理器中没有采用该结构，它解决数据相关的方 法是通过编译器根据其定义的指令模版把程序编译成已没有数据相关的格式。4）为了提高访存效率， 都采用了哈佛结构， 即数据CACHE和指令CACHE分开的结构。值得提出的是在 P-IV处理器中，使用了 Trace Cache代替了其他结构 中的指令CACHE使得其取指效率大大提高。另外，在 PA-RISC 8500处理器 中，使用很大的CACHE ,这样就有可能减小访存时间，有利于局部性好的程序执行。5）为了提高执行效率，每个处理器都采用多个功能部件，使得程序中因结构相 关而使得流水线停止的情况得到改观。6）为了提高取指效率，多数处理器采用了猜测执行的技术，即采用BHTB和BTAC相结合的方法。这种技术可以在转移指令目的地址还没有确定时，就猜 测目的地址使得处理器的流水线不会停止等待。7）为了减小访问CACHE的失效率，大多数处理器采用了预取的技术，其中包括POWER3,Alpha 21264 , PA-RISC 8500。
