《【奥鹏】[电子科技大学]电子科技大学《数字逻辑设计及应用》20秋期末考试》由会员分享，可在线阅读，更多相关《【奥鹏】[电子科技大学]电子科技大学《数字逻辑设计及应用》20秋期末考试（7页珍藏版）》请在金锄头文库上搜索。
1、【奥鹏】-电子科技大学电子科技大学数字逻辑设计及应用20秋期末考试试卷总分:100 得分:100第1题,EPROM是指（ ）A、随机读写存储器B、只读存储器C、可擦可编程只读存储器D、电可擦可编程只读存储器正确答案:C第2题,下面各个组成部分，对于一个时序逻辑来说，不可缺少的是（ ）A、mealy型输出B、输入C、moore型输出D、存储单元正确答案:D第3题,n级触发器构成的环形计数器，其有效循环的状态数为（ ）A、n个B、2n个C、2n-1个D、2n个正确答案:A第4题,脉冲异步时序逻辑电路的输入信号可以是（ ）A、模拟信号B、电平信号C、脉冲信号D、以上都不正确正确答案:C第5题,组合逻
2、辑电路输出与输入的关系可用（ ）描述A、真值表B、状态表C、状态图D、以上均不正确正确答案:A第6题,一块十六选一的数据选择器，其数据输入端有（ ）个A、16B、8C、4D、2正确答案:A第7题,数字系统中，采用（ ）可以将减法运算转化为加法运算A、原码B、补码C、Gray码D、以上都不正确正确答案:B第8题,四变量A，B，C，D构成的最小项是（ ）。A、AB、ABC、ABCD、ABCD正确答案:D第9题,移位寄存器T1194工作在并行数据输入方式时，MAMB取值为（ ）A、00B、01C、10D、11正确答案:D第10题,三个变量A, B, C一共可以构成（ ）个最小项A、8B、6C、4D、
3、2正确答案:A第11题,用ROM实现四位二进制码到四位循环码的转换，要求存储器的容量为（ ）。A、8B、16C、32D、64正确答案:D第12题,下列哪个不是基本的逻辑关系（ ）。A、与B、或C、非D、与非正确答案:D第13题,下列逻辑门中，（ ）不属于通用逻辑门A、与非门B、或非门C、或门D、与或非门正确答案:C第14题,一块数据选择器有三个地址输入端，则它的数据输入端应有（ ）。A、3B、6C、8D、1正确答案:C第15题,实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ ）A、状态数目更多B、状态数目更少C、触发器更多D、触发器一定更少正确答案:B第16题,74
4、LS160十进制计数器它含有的触发器的个数是（ ）A、1个B、2个C、4个D、6个正确答案:C第17题,电平异步时序逻辑电路不允许两个或两个以上输入信号（ ）A、同时为0B、同时为1C、同时改变D、同时出现正确答案:C第18题,八路数据选择器应有（ ）个选择控制器A、2B、3C、6D、8正确答案:B第19题,实现两个4位二进制数相乘的组合电路，其输入输出端个数应为（ ）A、4入4出B、8入8出C、8入4出D、8入5出正确答案:B第20题,下列电路中，是组合电路的是（ ）。A、串行数据检测器B、数据选择器C、环形计数器D、移位寄存器正确答案:B第21题,下列触发器中，没法约束条件的是（ ）A、时
5、钟触发器B、基本触发器C、主从触发器D、以上均不能约束正确答案:C第22题,组合型PLA是由（ ）构成A、与门阵列和或门阵列B、一个计数器C、一个或阵列D、一个寄存器正确答案:A第23题,一个T触发器，在T=1时，来一个时钟脉冲后，则触发器( )。A、保持原态B、置0C、置1D、翻转正确答案:D第24题,脉冲异步时序逻辑电路中的存储元件可以采用（ ）A、时钟控制RS触发器B、D触发器C、基本RS触发器D、以上都可以正确答案:D第25题,若干个具有三态输出的电路输出端接到一点工作时，必须保证（ ）A、任何时候最多只能有一个电路处于三态，其余应处于工作态。B、任何时候最多只能有一个电路处于工作态，
6、其余应处于三态。C、任何时候至少要有两个或三个以上电路处于工作态。D、以上说法都不正确。正确答案:B第26题,欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是( )A、5B、6C、10D、53正确答案:B第27题,PROM、PLA、和PAL三种可编程器件中，（ ）是不能编程的A、PROM的或门阵列B、PAL的与门阵列C、PLA的与门阵列和或门阵列D、PROM的与门阵列正确答案:D第28题,下列说法中，（ ）不是逻辑函数的表示方法。A、真值表和逻辑表达式B、卡诺图和逻辑图C、波形图和状态图D、逻辑图正确答案:C第29题,TTL电路使用的电源电压VCC（ ）。A、0.2VB、0.8V
7、C、3.6VD、5V正确答案:D第30题,完全确定原始状态表中的五个状态A、B、C、D、E，若有等效对A和B，B和D，C和E，则最简状态表中只含（ ）个状态A、2B、3C、1D、4正确答案:A第31题,进行逻辑设计时，采用PLD器件比采用通用逻辑器件更加灵活方便。（ ）T、对F、错正确答案:T第32题,门电路带同类门数量的多少称为门的扇出数。（ ）T、对F、错正确答案:T第33题,同步时序逻辑电路中的存储元件可以是任意类型的触发器。（ ）T、对F、错正确答案:F第34题,最大等效类是指含状态数目最多的等效类。（ ）T、对F、错正确答案:F第35题,电平异步时序逻辑电路中各反馈回路之间的竞争是由于状态编码引起的。（ ）T、对F、错正确答案:F第36题,等效状态和相容状态均具有传递性。（ ）T、对F、错正确答案:F第37题,一个不完全确定原始状态表的各最大相容类之间可能存在相同状态。（ ）T、对F、错正确答案:T第38题,对时钟控制触发器而言，时钟脉冲确定触发器状态何时转换，输入信号确定触发器状态如何转换。（ ）T、对F、错正确答案:T第39题,如果一个时序逻辑电路中的存储元件受统一时钟信号控制，则属于同步时序逻辑电路。（ ）T、对F、错正确答案:T第40题,并行加法器采用超前进位的目的是简化电路结构。（ ）T、对F、错正确答案:F
