《数字逻辑设计及应用教学课件：期末复习提纲》由会员分享，可在线阅读，更多相关《数字逻辑设计及应用教学课件：期末复习提纲（17页珍藏版）》请在金锄头文库上搜索。
1、期末复习提纲,数字逻辑设计与应用,题型与主要内容,题型：填空、选择题、分析题、设计题。 内容主要：期中考试以后学习的内容，占 70-80%以上。另外如数选、二进制译码器及以前部分内容可能会在大题中使用。,成绩构成比例,课程组统一实行一种考核比例，方案如下： 1、课程设计占10%； 2、小论文占5%； 3、考勤、课堂练习和课后作业占15%； 4、期中和期末考试分别占30%和40%。 期中和期末考试都采取统一命题、 统一阅卷的形式。,组合部分,1、三态器件、异或门、校验电路和比较器 2、加法器、累加器和组合乘法器 3、数据选择器、二进制译码器 4、卡诺图化简 5、BCD码等基本知识的应用,时序部分
2、-第7章,1、锁存器结构与性能 2、D触发器结构性能及相关电路 3、有限状态机表达和分析 计数器、序列信号发生器 序列信号检测器 状态分析、转移列表设计、系统分解设计 4、同步状态机的概念,时序部分,有限状态机： 2种变量：状态（原态、新态）、输入 2个函数：激励（决定下一步状态）、输出 均为组合逻辑 状态的转移：触发前的变量与触发后状态的关系 Moore机：输出只取决于状态 Mealy机：输出与状态和输入同时有关 表达形式： 逻辑电路图： 激励逻辑寄存器组输出逻辑 方程： 激励方程、 输出方程 表格： 激励输出表 转移输出表 状态命名表状态输出表 图形： 状态转移图 简略画法：不转移的线条不
3、画/必定转移的线条可不标条件或标1. 时间波形图：根据时钟波形、输入波形和初始状态，画出状态波形和输出波形,时序部分,计数器与序列信号发生器 设计流程： 根据任务要求进行状态设置； 表达状态转移关系：状态转换图/表 进行状态赋值； 由转移输出表得到简化的激励方程和输出方程； 画出逻辑电路图。 最小成本：利用无关项化简 最小风险：将无关项次态均设置为初始状态 （000）,时序部分,电路风险检测与消除： 评估无关项使用的效果 由所得激励方程画出转移表； 若所有无关项的次态能够通过有限步进入有效状态，则没有风险：能够自启动 若某个无关项的次态不能通过有限步进入有效状态，则存在风险：不能自启动 风险消
4、除：将该无关项的次态指定为某个有效状态。,时序部分,序列信号检测器 ： 全面分析序列信号检测的要求与设计：4种情况 Moore/Mealy 数据重复使用/不重复使用 Mealy机少设置1个状态，由状态和输入共同决定输出；输出及时但可能短促； Moore机多设置1个状态，输出只与状态有关；输出滞后但稳定可靠； 状态图区分只在于最后状态的转移方式。,时序部分,等价状态定义： 当前输出相同、下步转移相同（对所有输入可能） 等价状态意义相同，可以合并；,时序部分-第8章,二进制计数器的规模化设计 二进制计数器的典型应用 移位寄存器结构和典型应用 移位寄存器型计数器的应用,时序部分-第8章,利用7416
5、3，构成任意状态循环的设计方法，以及计数器的一些典型应用。 利用MSI计数器设计任意状态循环主要采用状态缩减方法（也可以称为状态跳变方法）实现。设计要点在于检测需要发生跳变的状态（与正常循环相比、跳变的起点），利用该状态给出置数信号，为计数器置入跳变的终点状态。 一些特殊状态变化的计数器（如余3码计数器、2421码计数器等）； 多次跳变设计的基本思想：对多个跳变状态设置跳变终点状态。 非顺序跳变的主要设计方法： 直接设计模N计数器（不考虑状态设置），然后利用输出方程重新安排输出状态；采用74169进行变顺序设计。,时序部分-第8章,74163与74138和74151的联合设计，形成顺序脉冲发生
6、器和周期序列发生器。,时序部分-第8章,移位寄存器 用对反馈逻辑进行不同设置，介绍典型计数器的特点 最高位直接反馈：环形计数器（只循环一个1） 状态特点：独热码表达 顺序脉冲发生器 问题：需要进行初始状态设置、存在多个无效循环（风险大）、状态利用率低； 解决方案：设置自启动反馈逻辑：检测除MSB外的状态变量：有1置0，无1置1（NOR运算）；环形计数器（只循环一个0）用NAND运算。,时序部分-第8章,最高位反相反馈：扭环计数器 状态特点：每次只有1位变化（低功耗）； 解决方案：自启动措施 利用置数功能，将无效循环状态导入有效循环,时序部分-第9章,存储器与可编程器件 存储器基本结构： 地址译码器形成字线输出，存储阵列汇集成位线输出（通过数据选择器）；字线对位线的存储单元选择形成控制。 存储容量表征方式：字线数量X位线数量（存储单元数量X每单元位数）； 存储器分为2类：ROM RAM,时序部分-AD/DA,基本概念,
