《2输入数据选择器(mux2)集成电路课设报告（2020年12月16日整理）.pptx》由会员分享，可在线阅读，更多相关《2输入数据选择器(mux2)集成电路课设报告（2020年12月16日整理）.pptx（14页珍藏版）》请在金锄头文库上搜索。
1、武汉理工大学集成电路分析与设计基础课程设计说明书,课程设计任务书 学生姓名： 助人为乐专业班级： 不计得失 指导教师： 一定过工作单位： 信息工程学院 题目: 二输入数据选择器版图设计 初始条件： 计算机、ORCAD 软件、L-EDIT 软件 要求完成的主要任务: 1、课程设计工作量：2 周 2、技术要求： 学习 ORCAD 软件、L-EDIT 软件软件。 设计一个二输入数据选择器电路。 利用 ORCAD 软件、L-EDIT 软件对该电路进行系统设计、电路设计和版图设计 ，并进行相应的设计、模拟和仿真工作。 3、查阅至少 5 篇参考文献。按武汉理工大学课程设计工作规范要求撰写设计报 告书。全文
2、用 A4 纸打印，图纸应符合绘图规范。 时间安排： 2013.11.22 布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格 式的要求；课程设计答疑事项。 2013.11.25-11.27 学习 ORCAD 软件、L-EDIT 软件，查阅相关资料，复习所设计内容 的基本理论知识。 2013.11.28-12.5 对二输入数据选择器电路进行设计仿真工作，完成课设报告的撰写。 2013.12.6 提交课程设计报告，进行答辩。,1,2,武汉理工大学集成电路分析与设计基础课程设计说明书,目录,1. 绪论 . 2 2. 软件简介 . 3 2.1 Cadence 简介 . 3 2.2 L-e
3、dit 简介 . 3 3. 二输入多路选择器电路设计及仿真 . 4 3.1 数据选择器原理 . 4 3.2 电路原理图的绘制 . 5 3.3 电路图仿真 . 6 4. 集成电路版图设计 . 7 4.1 CMOS 数字电路基本单元版图设计 . 7 4.1.1反相器版图设计. 7 4.1.2与非门版图设计. 8 4.2 整体版图设计 . 9 4.3 设计规则的验证及结果 . 9 5. 总结 . 10 参考文献 . 11,I,武汉理工大学集成电路分析与设计基础课程设计说明书,摘要,I C（“集成电路”）产业是全球高新技术产业的前沿与核心，是最具活力和挑战性的战 略产业。自 2000 年来，在国家政策
4、的大力支持下，我国集成电路产业得到了长足的发展， 而作为集成电路产业最前沿的设计业更是呈现出“百花齐放”的繁荣景象。本文主要介绍 了数据选择器的版图设计基本方法，实现了版图设计的基本要求。 关键词：版图，数据选择器，Orcad,2,武汉理工大学集成电路分析与设计基础课程设计说明书,1绪论 集成电路从 60 年代开始，经历了小规模集成,中规模集成，大规模集成，到目前的超 大规模集成。单个芯片上已经可以制作含几百万个晶体管的一个完整的数字系统或数模混 合的电子系统。 I C（“集成电路”）产业是全球高新技术产业的前沿与核心，是最具活力和挑战性的战 略产业。自 2000 年来，在国家政策的大力支持下
5、，我国集成电路产业得到了长足的发展， 而作为集成电路产业最前沿的设计业更是呈现出“百花齐放”的繁荣景象,作为产业命脉的 IC 设计人才，在 IC 产业最集中的长三角地区也仅仅只有几千人。所以拥有一定工作经验 的设计工程师，据国内知名猎头公司烽火猎聘公司数据显示 ic 已成为人才猎头公司争相角 逐的“宠儿”。 在整个设计过程中，版图（layout）设计或者称作物理设计（physical design）是其中重 要的一环。他是把每个原件的电路表示转换成集合表示，同时，元件间连接的线网也被转 换成几何连线图形。 IC 版图设计是指将前端设计产生的门级网表通过 EDA 设计工具，根据产品前段设计 线路
6、或文件要求，按照工艺设计规则，进行布局布线和进行物理验证并最终产生供制造用 的 GDSII 数据的过程。 其主要工作职责有：芯片物理结构分析、逻辑分析、建立后端设计流程、版图布局布 线、版图编辑、版图物理验证、联络代工厂并提交生产数据。作为连接设计与制造的桥梁， 合格的版图设计人员既要懂得 IC 设计、版图设计方面的专业知识，还要熟悉制程厂的工 作流程、制程原理等相关知识。,3,武汉理工大学集成电路分析与设计基础课程设计说明书,软件简介 Cadence 简介 Cadence Design Systems 是一个专门从事电子设计自动化（EDA）的软件公司，由 SDA Systems 和 ECAD
7、 两家公司于 1988 年兼并而成。是全球最大的电子设计技术(Electronic Design Technologies)、程序方案服务和设计服务供应商。其产品涵盖了电子设计的整个流 程，包括系统级设计，功能验证，IC 综合及布局布线，模拟、混合信号及射频 IC 设计， 全定制集成电路设计，IC 物理验证，PCB 设计和硬件仿真建模等。包括原理图输入、生成、 模拟数字/混合电路仿真，fpga 设计，pcb 编辑和自动布局布线 mcm 电路设计、高速 pcb 版图的设计仿真。 Cadence Allegro 系统互连平台能够跨集成电路、封装和PCB 协同设计高性能互连。应 用平台的协同设计方法
8、，工程师可以迅速优化I/O 缓冲器之间和跨集成电路、封装和PCB 的系统互联。该方法能避免硬件返工并降低硬件成本和缩短设计周期。 L-edit 简介 Tanner 集成电路设计软件是由 Tanner Research 公司开发的基于 Windows 平台的用于 集成电路设计的工具软件。该软件功能十分强大，易学易用，包括 S-Edit，T-Spice，W-Edit， L-Edit 与 LVS，从电路设计、分析模拟到电路布局一应俱全。其中的 L-Edit 版图编辑器在 国内应用广泛，具有很高知名度。 L-Edit Pro 是Tanner EDA 软件公司所出品的一个IC 设计和验证的高性能软件系统
9、模块， 具有高效率，交互式等特点，强大而且完善的功能包括从 IC 设计到输出，以及最后的加 工服务，完全可以媲美百万美元级的 IC 设计软件。L-Edit Pro 包含 IC 设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件 特性提取器（Device Extractor）、设计布局与电路 netlist 的比较器(LVS)、CMOS Library、 Marco Library，这些模块组成了一个完整的IC 设计与验证解决方案。L-Edit Pro 丰富完善 的功能为每个IC 设计者和生产商提供
10、了快速、易用、精确的设计系统。,武汉理工大学集成电路分析与设计基础课程设计说明书,二输入多路选择器电路设计及仿真 数据选择器原理 在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择 器，也称多路选择器或多路开关。数据选择器(MUX)的逻辑功能是在地址选择信号的控制 下，从多路数据中选择一路数据作为输出信号，其工作原理如下图所示：,图 3-1,数据选择器原理图,2 输入多路选择器（Mux2）的电路中 A、B 分别为两路输入端口，Sel 为数据选择端， Out 为数据输出端。它的逻辑功能是当 Sel=0 时，选择输入 A 通过，Y=A；当 Sel=1 时， 选择输入B 通过
11、，Y=B。2 输入多路选择器有三个与非门（nand2）和一个反相器构成。 输出信号，其工作原理如下图所示：,图 3-2,数据选择器逻辑电路图,4,武汉理工大学集成电路分析与设计基础课程设计说明书,3.2 电路原理图的绘制 电路图的绘制采用Cadence 软件进行。首先在 windows 系统中打开 Capture CIS 软件以 进入 Capture 的工作环境，然后在软件菜单栏中选择 filenewProject 新建一个项目， 如下图所示：,图 3-3,软件新建项目,在新建项目的原理图编辑窗口中，执行 P1ace/Part 命令，在弹出窗口 “Libraries”列 表框中选择所需元件，移
12、到合适的位置按鼠标左键放置，完成后按 ESC 键或鼠标右键点 end mode 以结束元件放置。 调整元件摆放位置，利用快捷键“w”对各个元件进行电气连接，将各个元件按设计要 求进行连接。连接电路图如下：,图 3-4,整体电路图,5,武汉理工大学集成电路分析与设计基础课程设计说明书,3.3 电路图仿真 二选一数据选择器逻辑表达式为：Y=SA+SB 根据逻辑表达式所列真值表如下所示：,图 3-5,数据选择器真值表,在电路图绘制完毕后，首先执行 PSpice/Create Netlist 命令建立电路网表；然后执行 PSpice/New Simulation Profile 命令，在弹出窗口中进行
13、仿真参数类型设置；最后执行 PSpice/Markers/Voltage Level 命令，放置仪器探头进行测量仿真，发现仿真结果和理论相 符合。仿真结果如下图：,图 3-4,整体电路仿真结果,6,武汉理工大学集成电路分析与设计基础课程设计说明书,集成电路版图设计 CMOS 数字电路基本单元版图设计 反相器版图设计,图 4-1,cmos 反相器,图 4-2,传输特性曲线,当输入电压为高时，PMOS 因其栅压栅压等于 0 而截止，而 NMOS 导通，此时输出电 压为低电平而接近 0 相反，当输入电压为低时，NMOS 和PMOS 管分别关断和导通。产生 高电平输出电压。因此，不论那种逻辑状态，串联在高电平和地之间的这两个晶体管中总 有一个处于导通状态另一个处于截止状态。,图 4-3,非门版图,7,8,武汉理工大学集成电路分析与设计基础课程设计说明书 由于非门由一个PMOS 和一个CMOS 串联而成，因此设计版图的时候可以把两个 MOS 串联在一起，以减少图层面积，由于两个 MOS
