《一种宽带复接器的设计与实现》由会员分享，可在线阅读，更多相关《一种宽带复接器的设计与实现（4页珍藏版）》请在金锄头文库上搜索。
1、一种宽带复接器的设计与实现摘要： DVB-C数据广播系统的基本结构，详细分析了 TS复接器在整个系统中的重要性与功能，提出一种 DSP与 FPGA相结合的实现方案，及其设计方法和系统结构。信息时代的到来使人们需要共享越来越多的信息。随着信息及其需求的爆炸性增长，信息的选择及传输速率成为一个重要问题。有线电视网络有其固有的高带宽特性，适合大容量的数据传输和实时性要求，使宽带数字接入成为可能。在我国由于有线电视网是一个已经存在的接入网络，成本低、可维护性强、频率资源丰富、覆盖面广、用户量大，因而通过有线电视网进行数据广播是目前国内应用领域的一大热点。 DVB-C是 ETSI（EuropeanTel
2、ecommunications Standards Institute ）提供的基于 Cable 上数据广播的一整套标准 1,2,3, 本文首先介绍 DVB-C数据广播系统的基本结构，接着详细分析 TS 复接器在整个系统中的重要性与功能，然后详细说明利用 DSP（数字信号处理器）与 FPGA（现场可编程门阵列）相结合的一个实现方案，阐明了其中的设计方法和系统结构。1 DVB-C 数字广播系统简介一个实用的 DVB-C广播系统的结构如图 1 所示 3-6 ，整个系统可以大致分为三个部分：（ 1）信息前端，包括视频服务器、播控服务器、通信控制服务器、用户 http:/ target=_blankc
3、lass=infotextkey管理工作站、节目采集工作站、节目编排工作站等；（ 2）传输网络，利用现有的 HFC网络巨大的频带资源实现数据传输；（ 3）用户终端，用户利用机顶盒或者 Cable-Modem接收和浏览信息。从图 1 可以看到，在 DVB-C数字广播系统中，一个通道上传输的数据可能包含多路节目或来自多个节目源，因此需要对多路多节目 TS流（ MPTS）进行复合转接，生成一个符合 DVB-C标准的 MPTS，再经调制后在一个通道上传输。由 TS 复接器来完成这个功能。 TS复接器在前端系统中相当于一个交换机，它负责对多个 MPTS进行转换和复合，生成一个 MPTS。在复合过程中，要
4、完成服务信息（ PSI/SI ）、多路 MPTS的交织等工作 4,5 。从中可以看出复接器在整个系统中的重要性， TS复接器工作是否稳定可靠，直接影响整个系统的正常运作。2 TS 复接器的设计方法在该系统中需要对 6 路数字卫星电视节目进行复接。各路有效速率为 015Mbps的异步串行接口（ ASI）输入， 6 路总速率不超过 36Mbps，输出为恒定速率 38.1Mbps 的 ASI 输出，输出的 MPTS为符合 DVB-C标准的传送流；复接器度同 PID，包括将输入 MPTS中的 PSI/SI 等不需要的信息过滤掉以及对有效 TS 包重新分配 PID。新的 PSI/SI 信息作为复接器的输
5、入按一定速率插入到 MPIS 中，插入的 PSI/SI 信息包括节目关联表（ PAT）、节目映射表（ PMT）、网络信息表（ NIT）、服务描述表（ SDT）等 4,5 ，复接器还能接受来自播控系统的数据信息，作为复接器输出流的一部分。系统的功能模块结构如图2 所示。由图 2 可以看到，由于需要处理的数据速率快、数据量大、要求实时性，一般的处理芯片无法完成。为了达到上述目的，采用高速DSP和 FPGA一起来完成。整个系统基于 DSP和 FPGA，配以 CPLD、高速 SRAM、异步 FIFO 等。 DSP具有运算速度快、计算能力哟、可用资源比较丰富的特点，尤其适合于实现各种数字信号的处理功能，
6、在各种领域具有广泛的应用。但由于所要处理的数量太大，仅靠 DSP片内 RAM是远远不够的，所以还必须要有大容量、访问速度快的缓冲区对接收到的数据进行缓冲，以便于DSP进行处理。基本思想是FPGA完成 TS包过滤和 PID 置换、 PSI/SI 提取等工作，系统的控制工作、TS包交织算法则由DSP完成，整个控制逻辑则由CPLD完成。3 TS 复接器的一种实现方案针对上述分析，采用 DSP与 FPGA相结合的方法成功实现了 TS 复接器，该实现方案如图 3 所示。图 3 中的 DSP采用 TI 公司的 TMS320VC5410-100，它具有100MIPS的快速处理能力，以及片内 64K 的 RA
7、M和多个串口等资源，其片外寻址空间可以多达 8M Word。 FPGA则采用了 Xilinx 公司的 XCV300。笔者为 DSP扩展了 2M Word的高速 SRAM作缓冲，分为两个 1M Word的双缓冲，处理时以帧为单位， DSP和 FPGA只能访问其中一个 1M Word的 SRAM。一般情况下， FPGA从输入接口把一帧数据存入其中一个缓冲区， DSP对另外一个缓冲区进行操作，根据交织表把数据送到 FIFO，再输出到输出接口，两者的总线切换由 FPGA负责完成。图 3 可以分为以下几个模块：a. 输入模块：使用 ASI 接口将 270M串行编码数据转换成 27M并行数据，并提供接收时
8、钟、数据有效等控制信号。b.FPGA模块：接收 ASI 接口输出的并行数据，实现同步、 PID 置换、 PSI/SI 提取等，并将数据写入 SRAM中，跟踪记录每路的 TS 包数；产生帧切换脉冲，控制双缓冲区的切换。c.DSP 主控模块： DSP完成整个系统的控制功能，计算交织表，负责与播控系统的通信等。d.CPLD模块：根据 DSP提供的地址和数据进行译码，对总线上的各设备进行互斥片选；产生中断申请信号；对发送FIFO 的全空信号进行采样，控制从发送FIFO 读数据并将数据送给输出ASI 接口。e. 输出模块：由 CPLD提供控制信号，将数据从发送FIFO 读出来，同时写入发送ASI 接口。
9、f. 命令通信接口：复接器通过串口与播控服务器通信，从服务器接收系统复位、状态查询、 PID 置换、 PSI/SI 插入和提取等命令，并向服务器反馈必要的信息。为保证数据信号接收端解码器能正确解码，缓冲区不会上溢或下溢，解码输出信号平稳，要求复接器输入的各路 TS包均匀分布在输出数据流中，所以必须在发送之前对输入的各路 TS 包做交织。采用实时交织的方法， FPGA能够在每次帧切换的时候记录各路 TS 包的数据目，然后计算交织表。交织表依照如下方式计算：设数据流共有 K 路 MPTS流，数据流的一个数据帧有 M个 TS包，每路 MPTS有m(i)(i=0,1,.k-1) 个 TS包，假设各路
10、TS包由大到小排序， m(0)最大，否则首先排序。根据 M、 K、 m(i) 对输入的 TS流进行交织，对第 i 路有：用 p(i,n) 指示第 i 路是否将一个 TS包输出到 MPTS中的第 n 个 TS包， q(i) 表示第 i 路中已输出到 MPTS中的 TS包数，初值为 0；i=0,n=0;while(n=1)将第 i 路的第 q(i) 个 TS包输出到 MPTS中的第 n 个 TS包；q(i)+;n+;i+;if(i=K) i=0;最后在 Xilinx的 Xilinx Foundation Series先对所设计的逻辑进行仿真，利用 DSP的 simulation 进行程序的仿真，仿
11、真结束后在单板上进行调试。由于选用的 FPGA的容量限制，门数有限，能够进行 PID 置换的个数受到限制，但是可以根据估算出的各种 TS 包数对每一路能够置换的 PID 数目进行动态调整；由于采用了交织算法，能够对突发数据进行很好的平滑作用，利用后级进行处理。把复接器接到图 1 所示的系统中去，通过复接器处理的节目流在 STB（机顶盒）上能够接收到稳定清晰的节目，并且系统稳定工作，说明本文所设计的复接器达到了预期目的。本文详细分析了 DVB-C数据广播系统中的关键部件 - 复接器的一种实现方法，该方法基于 DSP+FPGA的结构，便于以后的升级与扩展。同时，所设计的复接器除了应用在 DVB-C数据广播系统外，凡是输入符合 DVB-C的 TS流标准均可以使用。
