《数字逻辑 第一章 DDCA_Ch1（更新版本）》由会员分享，可在线阅读，更多相关《数字逻辑 第一章 DDCA_Ch1（更新版本）（175页珍藏版）》请在金锄头文库上搜索。
1、Digital Design and Computer Architecture, 2nd Edition,Chapter 1,金龙存 138 2515 8906 （短号：668906）,5,数字逻辑设计绪论,参考书 数字设计和计算机体系结构，陈虎等译，机械工业出版社 数字逻辑应用与设计，by J. M. Yarbrough， 机械工业出版社（中文版） Digital Design Principles and Practices, by J. F. Wakerly，第三版，高等教育出版社 （影印版）,Digital Design and Computer Architecture, 2nd
2、Edition,Chapter 1,2014级本科生课程 华南理工大学软件学院,Background The Game Plan The Art of Managing Complexity The Digital Abstraction Number Systems Logic Gates Logic Levels CMOS Transistors Power Consumption,Chapter 1 : Topics,Microprocessors have revolutionized our world Cell phones, Internet, rapid advances in
3、 medicine, etc. The semiconductor industry has grown from $21 billion in 1985 to $300 billion in 2011,Background,软件工程课程,软件工程人才的专业能力要求： 计算思维能力抽象思维能力和逻辑思维能力 算法设计与分析能力 程序设计能力 软件系统的认知、分析、设计和应用能力 为实现上述要求设置的四大系列课程： 公共基础系列，基础理论系列，软件技术系列，硬件技术系列,“数字逻辑”是计算机硬件技术系列的基础,计算机系统的 软硬件功能分配,计算机系统的 逻辑实现 计算机组成的 物理实现,数字与逻
4、辑 (Digital (A)2 = (B)2 + (C)2 A = B - C; (A)2 = (B)2 + C2；忽略进位 A = - B - C; (A)2 = B2 + C2；,34,补码运算（续） 在用补码表示计算中 加法：两个数相加 减法：加上减数的补码 忽略进位，判断溢出 以上的计算机方法可以延伸到任何r进制运 算中。,35,数字逻辑数制和编码,补码运算例题 5位补码运算 (5)10+(6)10 = (0,1011)2 (10)10+(8)10=(1,0010)2，溢出 (7)10-(10)10 =(0,0111)2+(1,0110)2 = (1,1101)2 -(5)10-(10
5、)10=(1,1011)2+(1,0110)2 = (1,0001)2 -(15)10-(6)10=(1,0001)2+(1,1010)2 = (0,0111)2 溢出,36,反码(Diminished Radix Complement) 数(N)r的反码Nr-1定义为： Nr-1 = rn (N)r 1 求反算法：将(N)r中的每一个数字ai替换位r-1-ai 补码和反码的关系：Nr-1 =Nr - 1 反码运算 两个反码相加，如果有进位，将加上进位。 A + B = Ar-1+Br-1+ Caround C = 1 有进位 C = 0 无进位,37,反码运算例题 例1: +(1001)2
6、and -(0100)2 相加 +(1001)的反码是 0,1001 -(0100) 的反码是 1,1011 0,1001 + 1,1011 = 1 0,0100 (有进位) 结果是0,0101 例2: +(1001)2 and -(1111)2 相加 +(1001) 的反码是 0,1001 -(1111) 的反码是 1,0000 0,1001 + 1,0000 = 1,1001 (没有进位，结果正确）.,38,原码、反码和补码的比较 定义、负数的表示、范围、计算方法 +0100.0011 -0100.0011,0,0100.0011 1,0100.0011 0,0100.0011 1,101
7、1.1101 0,0100.0011 1,1011.1100,原码 补码 反码,3,开关电路 电信号和逻辑值 在电路中，用电压的高低来表示逻辑值,一个信号被置为逻辑1称为有效的或者真。 一个信号被清为逻辑0称为无效的或者假 高有效信号（正逻辑） 低有效信号（负逻辑） 信号的极性(Polarity)表示信号是高有效还是低有效,Vmax VH,VL Vmin,不稳定,高电压,低电压,电信号,逻辑值,正逻辑 1（真）,0（假）,负逻辑 0（假）,1（真）,4,电子逻辑门 门(Gate)是实现一个逻辑操作的电路（系 统），是组成电路的最小的逻辑单元。 信息的流向：输入端 输出端 输入和输出在数量上是有
8、限的，并且承载二 进制的电信号 输入信号到输出信号的转换可以用逻辑操作 的模型来表示,Gate,X Y,Z=f (X, Y),5,逻辑门和开关函数的关系 逻辑门,Gate,X Y,f ( X , Y ) = X + Y,10 11,0 1,00 01,Z=f (X, Y) f ( X , Y ),XY,开关函数,1 1 真值表,6,逻辑门的符号表示 逻辑门可以用一个图形符号表示 扇入(Fan-in)：输入信号的个数。 一般门的扇入是2, 3, 4, 8等等。 用图形符号的形状和其中的字符表示逻辑门的 功能。 图形符号的输入或输出的圆泡(bubbles)表示该 信号是低有效信号（负逻辑）。 两种
9、标准 标准符号 IEEE块符号,b,b,7,两种标准的符号表示,a b a b,a b,Symbol set 1,f(a, b) = ab f(a, b) = a + b,f(a) = a f(a, b) = ab,f(a, b) = a + b,AND OR,NOR,EXCLUSIVE a OR,NOT a NAND a b,f(a, b) = a b,Symbol set 2 (ANSI/IEEE Standard 91-1984),a b a b,a b a b,a b,=1,1 &,f(a, b) = ab f(a, b) = a + b,f(a) = a f(a, b) = ab,f
10、(a, b) = a + b,AND OR,NOT NAND,NOR,EXCLUSIVE a OR,f(a, b) = a b,& 1,1,8,电子逻辑门-TTL 74 封装(1),3A 9 6 2Y,3B 10 5 2B,4Y 11 4 2A,4A 12 3 1Y,4B 13 2 1B,Vcc 14 1 1A,3Y 8 7 GND,7400:Y =AB Quadruple two-input NAND gates,3B 9 6 2B,3Y 10 5 2A,4A 11 4 2Y,4B 12 3 1B,4Y 13 2 1A,Vcc 14 1 1Y,3A 8 7 GND,7402:Y =A + B
11、 Quadruple two-input NOR gates,3A 9 6 2Y,3B 10 5 2B,4Y 11 4 2A,4A 12 3 1Y,4B 13 2 1B,Vcc 14 1 1A,3Y 8 7 GND,4A 9 6 3Y,5Y 10 5 3A,5A 11 4 2Y,6Y 12 3 2A,6A 13 2 1Y,Vcc 14 1 1A,4Y 8 7 GND,7404:Y =A Hex inverters,7408:Y =AB Quadruple two-input AND gates,9,电子逻辑门-TTL 74封装(2),3A 9 6 2Y,3B 10 5 2C,3C 11 4 2
12、B,1Y 12 3 2A,1C 13 2 1B,Vcc 14 1 1A,3Y 8 7 GND,7410:Y =ABC Triple three-input NAND gates,2A 9 6 1Y,2B 10 5 1D,NC 11 4 1C,2C 12 3 NC,2D 13 2 1B,Vcc 14 1 1A,2Y 8 7 GND,7420:Y =ABCD Dual four-input NAND gates,10,电子逻辑门-TTL 74封装(3),3A 9 6 2Y,3B 10 5 2B,4Y 11 4 2A,4A 12 3 1Y,4B 13 2 1B,Vcc 14 1 1A,3Y 8 7
13、GND,NC 9 6 F,NC 10 5 E,G 11 4 D,H 12 3 C,NC 13 2 B,Vcc 14 1 A,Y 8 7 GND,7430:Y =ABCDEFGH 8-input NAND gate,7432:Y =A + B Quadruple two-input OR gates,3A 9 6 2Y,3B 10 5 2B,4Y 11 4 2A,4A 12 3 1Y,4B 13 2 1B,Vcc 14 1 1A,3Y 8 7 GND,7486:Y =AB Quadruple two-input exclusive-OR gates,11,基本功能部件(1) 与门(AND),(a
14、) 与门的逻辑功能 (b) 与门的电子功能 (c) 标准符号表示 (d) IEEE 块符号表示,A B Y,Y,A B,L,L H H,L,H L H,L,L L H,(b),(c),(d),Y,A B,&,fAND(a, b) =ab,a b,0,0 1 1,0,1 0 1,0,0 0 1,(a),功能 (a) 正逻辑：输入同时 为1，输出为1。任 意输入为0，输出 为0 (b) 1通过的功能,12,基本的功能部件 (2) 或门(OR),(a) 或门的逻辑功能 (b) 或门的电子功能 (c) 标准符号表示 (d) IEEE 块符号表示.,A B Y,Y,A B,L L,L H H L H H
15、,L,H H H,(b),(c),(d),Y,A B,1,0,0 1 1,0,1 0 1,0,1 1 1,(a),a b fOR(a, b) =a + b,功能 (a) 正逻辑：输入同时 为0，输出为0。任 意输入为1，输出 为1 (b) 0通过的功能,13,基本功能模块 (3) 在或门的IEEE符号表示中 1 的意义,14,基本功能模块 (4) 非门(NOT),(a) 非门的逻辑功能,(b) 非门的电子功能 (c) 标准符号表示 (d) IEEE 块符号表示,A Y,Y,A,L H H L,(b),(c),(d),Y,A,1,a,0 1,1 0,(a),fNOT (a) = a,功能,(a) (b),取反功能 当输入为1时，输 出的为0,15,基本功能模块(5) 负逻辑中与门的用法,Y,A B,a b,y =a +b,y = ab,a b,0,A B Y 1 1 1 1 0 1 0 1 1,0,0 (a),(b),(c),(d) (a) 与门的真值表(L = 1, H = 0) (b) 替代与门的符号 (负逻辑) (c) 推荐的使用 (d) 不适当的使用,y = a b = ab = a + b = fOR ( a, b ) y = (a ) + (b ) = a + b =fOR (a, b),16,基本功
