《常用组合逻辑》由会员分享，可在线阅读，更多相关《常用组合逻辑（97页珍藏版）》请在金锄头文库上搜索。
1、3.4 常用组合逻辑,1.全加器,2. 数值比较器,3. 编码器,4. 译码器,5. 数据选择器,3.4.1 加法器,1.半加器,2. 加法器,3. 加法器的应用,（1）半加器,1 半加器和全加器,能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。,加数,本位的和,向高位的进位,（2）全加器,能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。,Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。,（2）全加器,全加器的逻辑图和逻辑符号,用与门实现全加器,用与或非门实现,再取反，得：,实现多
2、位二进制数相加的电路称为加法器。,（1）串行进位加法器,2 加法器,构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。,特点：进位信号是由低位向高位逐级传递的，速度不高。,中规模集成电路7483,2 加法器,思考：串行进位加法器有什么特点？,2 加法器,优点：原理简单，容易扩展。缺点：进位速度慢，运算效率底。,怎样解决？,引入超前进位,（2）并行进位加法器（超前进位加法器）,进位生成项,进位传递条件,进位表达式,和表达式,超前进位加法器递推公式,超前进位发生器,加法器的级连,集成二进制4位超前进位加法器,3 加法器的应用,（1）8421 BCD码转换为余3码,B
3、CD码+0011=余3码,3 加法器的应用,（2）二进制并行加法/减法器,(3)二-十进制加法器,修正条件,3.4.4译码器,1 二进制译码器,2 二-十进制译码器,3 显示译码器,4 译码器的应用,把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。,基本概念,1 二进制译码器,设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。,二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。,（1）3位二进制译码器,真值表,输入：3位二进制代码输出：8个互斥的信号,逻辑表达式,逻辑图,电
4、路特点：与门组成的阵列,（2）集成二进制译码器74LS138,A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 、为选通控制端。当G11、 时，译码器处于工作状态；当G10、时，译码器处于禁止状态。,真值表,输入：自然二进制码,输出：低电平有效,（3）74LS138的级联,二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。,2 二-十进制译码器,（1）8421 BCD码译码器,把二-十进
5、制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。,真值表,逻辑表达式,逻辑图,将与门换成与非门，则输出为反变量，即为低电平有效。,（）集成8421 BCD码译码器74LS42,3 显示译码器,（1）数码显示器,用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。,b=c=f=g=1，a=d=e=0时,c=d=e=f=g=1，a=b=0时,共阴极,（2）显示译码器,真值表仅适用于共阴极LED,真值表,a的卡诺图,b的卡诺图,c的卡诺图,d的卡诺图,e的卡诺图,f的卡诺图,g的卡诺图,逻辑表达式,逻辑图,（2）集成显
6、示译码器74LS48,引脚排列图,功能表,辅助端功能,（3）数码显示电路的动态灭零,4 译码器的应用,（1）用二进制译码器实现逻辑函数,画出用二进制译码器和与非门实现这些函数的接线图。,写出函数的标准与或表达式，并变换为与非-与非形式。,（2）用二进制译码器实现码制变换,十进制码,8421码,十进制码,余3码,十进制码,2421码,本节小结,把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法也相同。二进制译码器能产生输入变量的全部最小项
7、，而任一组合逻辑函数总能表示成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。此外，用4线-16线译码器还可实现BCD码到十进制码的变换。,3.4.5 编码器,1 二进制编码器,2 二-十进制编码器,实现编码操作的电路称为编码器。,1 二进制编码器,（1）3位二进制编码器,输入8个互斥的信号输出3位二进制代码,真值表,逻辑表达式,逻辑图,（2）3位二进制优先编码器,在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。,设I7的优先级别最高，I6次之，依此类推，I0最低。,真值表,逻辑表达式,逻辑图,8线-3线优先编码器,如果要求输出、输入均为反变量，则只
8、要在图中的每一个输出端和输入端都加上反相器就可以了。,（2）集成3位二进制优先编码器,集成3位二进制优先编码器74LS148,集成3位二进制优先编码器74LS148的真值表,输入：逻辑0(低电平）有效,输出：逻辑0(低电平）有效,集成3位二进制优先编码器74LS148的级联,16线-4线优先编码器,2 二-十进制编码器,（1）8421 BCD码编码器,输入10个互斥的数码输出4位二进制代码,真值表,逻辑表达式,逻辑图,（2）8421 BCD码优先编码器,真值表,逻辑表达式,逻辑图,（3）集成10线-4线优先编码器,3.4.6 数据选择器,1 4选1数据选择器,2 集成数据选择器,3 用数据选择
9、器实现组合逻辑函数,1 4选1数据选择器,真值表,逻辑表达式,地址变量,输入数据,由地址码决定从路输入中选择哪路输出。,逻辑图,2 集成数据选择器,集成双4选1数据选择器74LS153,集成8选1数据选择器74LS151,74LS151的真值表,数据选择器的扩展,2 用数据选择器实现逻辑函数,基本原理,数据选择器的主要特点：,（1）具有标准与或表达式的形式。即：,（2）提供了地址变量的全部最小项。,（3）一般情况下，Di可以当作一个变量处理。,因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。,基
10、本步骤,确定数据选择器,确定地址变量,2,1,n个地址变量的数据选择器，不需要增加门电路，最多可实现n1个变量的函数。,3个变量，选用4选1数据选择器。,A1=A、A0=B,逻辑函数,1,选用74LS153,2,74LS153有两个地址变量。,求Di,3,（1）公式法,函数的标准与或表达式：,4选1数据选择器输出信号的表达式：,比较L和Y，得：,3,画连线图,4,4,求Di的方法,（2）真值表法,求Di的方法,（3）图形法,用数据选择器实现函数：,例,选用8选1数据选择器74LS151,设A2=A、A1=B、A0=C,求Di,画连线图,本节小结,数据选择器是能够从来自不同地址的多路数字信息中任
11、意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。用数据选择器实现组合逻辑函数的步骤：选用数据选择器确定地址变量求Di画连线图。,3.4.7 数据分配器,1 1路-4路数据分配器,2 集成数据分配器及其应用,1 1路-4路数据分配器,由地址码决定将输入数据送给哪路输出。,真值表,逻辑表达式,地址变
12、量,输入数据,逻辑图, 集成数据分配器及其应用,集成数据分配器,把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。,由74LS138构成的1路-8路数据分配器,数据分配器的应用,数据分配器和数据选择器一起构成数据分时传送系统,本节小结,数据分配器的逻辑功能是将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。数据分配器经常和数据选择器一起构成数
13、据传送系统。其主要特点是可以用很少几根线实现多路数字信息的分时传送。,3.4.8 数值比较器,1 1位数值比较器,2 4位数值比较器,3 数值比较器的位数扩展,用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。,1 1位数值比较器,设AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表。,逻辑表达式,逻辑图,2 4位数值比较器,真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A与B的比较结果，AB、AB、 AB必须预先预置为0 ，最低4位的级联输入端AB和A=B 必须预先预置为0、1。,并联扩展,本节小结,在各种数字系统尤其是在计算机中，经常需要对两个二进制数进行大小判别，然后根据判别结果转向执行某种操作。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。利用集成数值比较器的级联输入端，很容易构成更多位数的数值比较器。数值比较器的扩展方式有串联和并联两种。扩展时需注意TTL电路与CMOS电路在连接方式上的区别。,
