《FPGA配置芯片的网上汇总(较杂-需自己总结)》由会员分享，可在线阅读，更多相关《FPGA配置芯片的网上汇总(较杂-需自己总结)（11页珍藏版）》请在金锄头文库上搜索。
1、FPGA配置芯片1.Altera FPGA器件有三类配置下载方式：主动配置方式（AS）和被动配置方式（PS）和最常用的(JTAG)配置方式。AS由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列.如EPCS1,EPCS4配置器件专供AS模式，目前只支持Cyclone系列。使用Altera串行配置器件来完成。Cyclone期间处于主动地位，配置期间处于从属地位。配置数据通过DATA0引脚送入 FPGA。配置数据被同步在DCLK输入上，1个时钟周期传送1位数据。(见附图)PS则由外部计算机或控制器控制配置过程。通过加强型配置器件（EPC16，EPC8，EPC4）等配置器件
2、来完成，在PS配置期间，配置数据从外部储存部件，通过DATA0引脚送入FPGA。配置数据在DCLK上升沿锁存，1个时钟周期传送1位数据。(见附图)JTAG接口是一个业界标准,主要用于芯片测试等功能,使用IEEE Std 1149.1联合边界扫描接口引脚，支持JAM STAPL标准，可以使用Altera下载电缆或主控器来完成。FPGA在正常工作时，它的配置数据存储在SRAM中，加电时须重新下载。在实验系统中，通常用计算机或控制器进行调试，因此可以使用PS。在实用系统 中，多数情况下必须由FPGA主动引导配置操作过程，这时FPGA将主动从外围专用存储芯片中获得配置数据，而此芯片中fpga配置信息是
3、用普通编程器将设计所得的pof格式的文件烧录进去。专用配置器件：epc型号的存储器常用配置器件：epc2,epc1,epc4,epc8,epc1441(现在好象已经被逐步淘汰了)等对于cyclone cycloneII系列器件,ALTERA还提供了针对AS方式的配置器件,EPCS系列.如EPCS1,EPCS4配置器件也是串行配置的.注意,他们只适用于cyclone系列.除了AS和PS等单BIT配置外，现在的一些器件已经支持PPS，FPS等一些并行配置方式，提升配置了配置速度。当然所外挂的电路也和PS有一些区别。 还有处理器配置比如JRUNNER 等等，如果需要再baidu吧，至少不下十种。比如
4、Altera公司的配置方式主要有Passive Serial(PS),Active Serial(AS),Fast Passive Parallel(FPP),Passive Parallel Synchronous(PPS),Passive Parallel Asynchronous(PPA),Passive Serial Asynchronous(PSA),JTAG等七种配置方式，其中Cyclone支持的配置方式有PS，AS，JTAG三种.对FPGA芯片的配置中，可以采用AS模式的方法，如果采用EPCS的芯片，通过一条下载线进行烧写的话，那么开始的nCONFIG,nSTATUS应该上拉，要
5、是考虑多种配置模式，可以采用跳线设计。让配置方式在跳线中切换,上拉电阻的阻值可以采用10K在PS模式下tip:如果你用电缆线配置板上的FPGA芯片,而这个FPGA芯片已经有配置芯片在板上,那你就必须隔离缆线与配置芯片的信号.(祥见 下图).一般平时调试时不会把配置芯片焊上的,这时候用缆线下载程序.只有在调试完成以后,才把程序烧在配置芯片中, 然后将芯片焊上.或者配置芯片就是可以方便取下焊上的那种.这样出了问题还可以方便地调试.在AS模式下tip: 用过一块板子用的AS下载，配置芯片一直是焊在板子上的，原来AS方式在用线缆对配置芯片进行下载的时候，会自动禁止对FPGA的配置，而PS方式需要电路上
6、隔离。一般是用jtag配置epc2和flex10k,然后 epc2用ps方式配置flex10k.这样用比较好.（这是我在网上看到的,可以这样用吗?怀疑中）望达人告知.下载电缆,Altera下的下载电缆分为byteblaster和byteblasterMV,以及ByteBlaster II,现在还推出了基于USB-blaster.由于BB基本已经很少有人使用,而USB-Blaster现在又过于昂贵,这里就说一下BBII和 BBMV的区别.BBII支持多电压供电5.5v,3.3v,2.5v,1.8v;BBII支持三种下载模式:AS,可对Altera的As串行配置芯片(EPCS系列)进行编程PS,可
7、对FPGA进行配置JTAG,可对FPGA,CPLD,即Altera配置芯片(EPC系列)编程而BBMV只支持PS和JTAG6,一般在做FPGA实验板,(如cyclone系列)的时候,用AS+JTAG方式,这样可以用JTAG方式调试,而最后程序已经调试无误了后,再用 AS模式把程序烧到配置芯片里去,而且这样有一个明显的优点,就是在AS模式不能下载的时候,可以利用Quartus自带的工具生成JTAG模式下可以利用jic文件来验证配置芯片是否已经损坏,方法祥见附件.7.Altera的FPGA可以通过单片机,CPLD等加以配置,主要原理是满足datasheet中的时序即可,这里我就不多说了,有兴趣的朋
8、友可以看看下面几篇文章,应该就能够明白是怎么回事了.8.配置时,quartus软件操作部分：(1).assignment-device-device&pin options-选择configuration scheme,configuaration mode,configuration device,注意在不支持远程和本地更新的机器中configuration mode不可选择,而configuration device中会根据不同的配置芯片产生pof文件,如果选择自动,会选择最小密度的器件和适合设计(2).可以定义双口引脚在配置完毕后的作用,在刚才的device&pin option-dua
9、l-purpose pins-,可以在配置完毕后继续当I/O口使用(3).在general菜单下也有很多可钩选项,默认情况下一般不做改动,具体用法参见altera configuration handbook,volume2,sectionII.(4)关于不同后缀名的文件的适用范围:sof(SRAM Object File)当直接用PS模式下将配置数据下到FPGA里用到,USB BLASTER,MASTERBLASER,BBII,BBMV适用,quartusII会自动生成,所有其他的配置文件都是由sof生成的.pof(Programmer Object File)也是由quartusII自动生
10、成的,BBII适用,AS模式下将配置数据下到配置芯片中rbf(Raw Binary File)用于微处理器的二进制文件.在PS,FPP,PPS,PPA配置下有用处rpd(Raw Programing Data File)包含bitstream的二进制文件,可用AS模式配置,只能由pof文件生成hex(hexadecimal file)这个就不多说了,单片机里很多ttf(Tabular Text File)适用于FPP,PPS,PPA,和bit-wide PS配置方式sbf(Serial Bitstream File)用PS模式配置Flex 10k和Flex6000的jam(Jam File)专
11、门用于program,verigy,blank-checkFPGA配置方式和配置器件介绍配置，就是对FPGA的内容进行编程的一个过程。在一般的应用中，都是选择用Altera的配置芯片配合完成配置过程。 在Altera的产品中，可以根据FPGA在整个配置过程的角色，可以分为3类：FPGA主动方式（AS）;FPGA被动方式（PS）;JTAG方式。 在FPGA主动方式下（以下简称AS），由板上的FPGA主动输出输出控制和同步信号给Altera专用的一种串行配置芯片（如EPCS1等），在配置芯 片收到命令后，就把配置芯片数据发到FPGA，完成配置过程。注意：该方式只能与Altera提供的主动串行配置芯
12、片配合使用（即EPCS系列），该配置 方式只有在Stratix II系列和Cyclone系列(包括I,II,III代)中使用。 在FPGA被动方式下，由系统的其他设备发起并控制配置过程。这些设备包括Altera的配置芯片（EPC系列），或者是微控制器（如单片机），CPLD等。FPGA完全处于被动地位，只是简单的输出一些状态信号配合配置过程。 在FPGA被动方式中，包括被动串行（PS）,快速被动并行（FPP）,被动并行同步（PPS）,被动并行异步（PPA）等。我们主要介绍一下最常用的， 具有代表性的PS模式。PS模式是所有Altera FPGA都支持的，一般最常见的是用Altera的配置芯片EP
13、C系列来完成配置过程。在做PS配置时，FPGA配置数据从存储器（一般是EPC系列）里 读出，在时钟的上升沿到来时降数据打入FPGA。 JTAG是IEEE 1149.1边界扫描测试的标准接口，主要用于芯片的测试等功能。Altera FPGA基本上都支持由JTAG命令来配置FPGA的方式，而且JTAG的配置方式比其他任何一种配置方式都高级。 不同的Altera FPGA系列所支持的配置方式：下面介绍下配置芯片： Altera的配置芯片可以分为以下三种： 1 增强型配置器件：EPC16,EPC8,EPC4 2 AS串行配置器件：EPCS64,EPCS16,EPCS4和EPCS1 3 普通配置器件：E
14、PC2,EPC1和EPC1441如下是各个配置芯片的属性： 增强型配置器件： AS串行配置器件： 普通配置器件： 增强型配置器件可以支持对大容量FPGA单元的配置，可以由JTAG接口进行在线系统编程（ISP） 普通配置器件容量较小，其中只有EPC2具有可重复编程的特点。 AS配置芯片是专为为Stratix II,Cyclone系列（包括I,II,III代）设计的单片、低成本的配置芯片，可以由下载电缆进行可重复编程。漫谈xilinx FPGA 配置电路这里要谈的时xilinx的spartan-3系列FPGA的配置电路。当然了，其它系列的FPGA配置电路都是大同小异的，读者可以类推，重点参考官方提
15、供的datasheet，毕竟那才是最权威的资料。这里特权同学只是结合自己的理解，用通俗的语言作一点描述。所谓典型，这里要列出一个市面上最常见的spartan-3的xc3s400的配置电路。所有spartan-3的FPGA配置电路的链接方式都是一样的。Xc3s400是40万门FPGA，它的ConfigurationBitstream虽然只有1.Mbit，但是它还是需要2Mbit的配置芯片XCF02S，不能想当然的以为我的设计简单，最多用到1Mbit，那么我选XCF01S（1Mbit）就可以了。事实并非如此，即使你只是用xc3s400做一个流水灯的设计，那么你下载到ROM（XCF02S）里的数据也是1.Mbit的，所以对于FPGA的配置ROM的选择宜大不宜小。配置电路无非有下面五种：主串，从串，主并，从并，JTAG。前四种是相对于下载到PROM而言的（串并是相对于不同配置芯片是串口和时并口协议和FPGA通讯区分的），只有JTAG是相对于调试是将配置下载到FPGA的RAM而言的（掉电后丢失）。FPGA和CPLD相比，CPLD是基于ROM型的，就是在数据下载到CPLD上，掉电后不丢失。而FPGA则是基于RAM的，如果没有外部ROM存储配置数据，那么掉电后就丢失数据。所
