《边界测试原理与应用PPT课件》由会员分享，可在线阅读，更多相关《边界测试原理与应用PPT课件（30页珍藏版）》请在金锄头文库上搜索。
1、No.1,Boundary Scan Overview邊界掃描測試測試原理與應用,Intelligent Boundary Scan Solutions,No. 2,Boundary Scan Test測試之定義,所謂邊界(Boundary):係指IC腳端與內部(功能邏輯閘)晶片間之接點。 換言之進行掃描測試IC腳端與晶片間之接點邊界，係所謂之邊界掃描測試。 1990年經由IEEE 1149.1加以規格化之BST測試，俗稱為邊界掃描測試(Boundary Scan Test),No. 3,More Details on,IEEE-1149.1= digital interconnection
2、test IEEE-1149.4= mixed-signal and analog interconnection test IEEE-1149.5= system level test IEEE-1149.6= Differential & AC coupled networks IEEE-1532 = In-System-Programming,No. 4,History of the Standard,1985 JETAG (Joint European Test Action Group) 1986 JTAG (Europe and North America) 1988 P1149
3、JTAG v2 (proposal) 1990 IEEE Std 1149.1 -1990 1993 IEEE Std 1149.1a-1993 1994 IEEE Std 1149.1b-1994 (BSDL) 2001 IEEE Std 1149.1 - 2001,Terms synonyms with IEEE Std 1149.1 Boundary Scan / BSCAN / BST JTAG (Joint Test Action Group),No. 5,Boundary Scan Test測試之必要性,No. 6,Boundary Scan Test測試之原理(二),若PCB印刷
4、基板採用BScan測試相容元件時，最多僅需5條(通常為4條)之專用線，即可測試: 1. Test Data In (TDI ) 2. Test Data Out (TDO) 3. Test Mode Select (TMS) 4. Test Clock (TCK) 5. Test Reset (TRST) =可以省略不用 *註=通常用六個Clock，當作一個Reset,No. 7,Boundary Scan Test測試之原理(三),所謂測試存取埠:TAP(Test Access Port) =係指為進行測試邏輯電路之指令，測試數據或測試結果等數據加入輸入/輸出之串列介面，上述4條信號線，經由
5、外界之電腦主機加以控制，以便執行BScan測試。,No. 8,Boundary Scan Test測試之功能, 元件之誤插接及臨近元件的短路測試 外界電路與元件間之輸入/輸出信號監視 元件間之互接測試(Interconnecting Test) 可測試BGA元件之開路與短路作測試 Non-BGA IC腳的開路測試 可在板上燒錄資料(ISP) Flash / EEPROM (ISP) PLD / FPGA Devices 內部邏輯電路之功能測試,No. 9,Testbus Signals,TMS = Test Mode Select TCK = Test Clock TDI = Test Dat
6、a In TDO = Test Data Out,IEEE-1149.1,Bscan Cell,測試存取埠 TAP = Test Access Port,No. 10,Standard Device,Core Logic,Pin,IEEE-1149.1,No. 11,BScan Device,Test Mode Select (TMS),Test Data In (TDI),Test Clock (TCK),. some extra “intelligence” is needed for Test Access,BScan Cell,Pin,IEEE-1149.1,No. 12,Test A
7、ccess Port (TAP )測試存取埠,TAP Controller,Instructions Register,TDO,TMS,TDI,TCK,Bypass Register,IDcode Register, opt.,BScan Register,31,0,n,0,0,0,n,MUX,Data Register,IEEE-1149.1,No. 13,IEEE-1532,In-System Programming,Programming devices (volatile or non-volatile)離散元件 mounted on a PCB through IEEE-1149.1
8、 compliant TAP =PLD / FPGA Devices Programmable devices compliant to IEEE-1532 have a system mode and a test mode: System mode: differentiates 4 system modal states: Unprogrammed (在未寫入資料前) ISC Accessed (ISC Data file寫入) ISC Complete (ISC Data file完成 ) Operational (驗證) Test mode :conform to IEEE-1149
9、.1,No. 14,Conclusion,IEEE 1532 can be used for programming of a single device on a device programmer a single device in-system multiple devices concurrently in-system Standard conform devices of different types from different vendors can be programmed concurrently Programming algorithm and data are
10、separated,IEEE-1532= In-System-Programming,No.15,Integration with Flying Probe Tester(BScan+FPT),No. 16,What FPT Can TEST?,類比元件的值 Resistor Capacitor Inductor Transistor 臨近元件的短路測試 Non-BGA IC腳的 開路測試 上電後電壓/電流測試,特性 無治具 ICT 測試 簡易型AOI功能 速度稍慢 可涵蓋所有被動零件測試 短路測試為選擇性考量,No. 17,What Boundary Scan Can Test,數位邏輯 I
11、C 零件: （包含 BGA ）的開短路測試 Boundary Scan IC ID檢查 DRAM讀寫測試 Flash , EEPROM 讀寫測試及資料在板燒錄 (On Board programming),特性： 測試速度快（可在一分鐘之內測完一片主機版） 主要針對有提供 Boundary Scan IC 的量測 主要針對開短路的製程問題做測試 可分為做治具及不做治具的方法，治具成本遠比 ICT 治具類便宜。(因測試點變少),No.18,Boundary Scan Layout information邊界掃描測試相容線路設計需知,Intelligent Boundary Scan Soluti
12、ons,No. 19,Boundary Scan Test測試之原理,若PCB印刷基板採用BScan測試相容元件時，最多僅需5條(通常為4條)之專用線，即可測試: 1. Test Data In (TDI ) 2. Test Data Out (TDO) 3. Test Mode Select (TMS) 4. Test Clock (TCK) 5. Test Reset (TRST) =可以省略不用 *註=通常用六個Clock，當作一個Reset,No. 20,I/O Interface，10PIN 100mil公的連接器,板子上整個連接到 Boundary Scan 的介面連接器,No.
13、21,TDI,TDO,串接方式為TMS,TCK,TRST並聯 ，TDI,TDO串聯,No. 22,Boundary Scan controller 的連接器上的 TDI ，接到串接上第一個 BS IC 的 TDI，第一個 BS IC 的 TDO 接第二個 IC 的 TDI，以此類推； 最後一個 IC 的 TDO 則接連接器上的 TDO。,TDI,TDO串接方式注意,No. 23,非同 logic level的 boundary scan chip不可放置在同一個 chain 上。 （如CPU的logic level為 1.8V，不可與 北橋的 2.5V 放在同一個chain上） TCK,TMS訊號需走內層 設計上多採用 IEEE1149.1 相容晶片以提高可測率,RD設計注意事項,No. 24,No. 25,No. 26,No. 27,No. 28,No. 29,No.30,End of Presentation,
