《FMC6416P_PA用户手册_V1.3》由会员分享，可在线阅读，更多相关《FMC6416P_PA用户手册_V1.3（21页珍藏版）》请在金锄头文库上搜索。
1、FMC6416P/FMC6416PA用户手册 V1.3成都傅立叶电子科技有限公司 2006-03第一章 高速信号采集处理卡FMC6416P/PA主要特点FMC6416P/PA卡是我公司最新研制的高速信号（采集）处理板，可作为通用高速信号处理平台。它采用了TI公司的最新DSP器件 （TMS320C6416/C6416T），最高运行速度可达1GHz。板上配置了高速同步存储器SDSRAM，保证用户有足够大的存储空间、足够快的存储速度。提供了通用数据接口和McBSP接口，实现与外部资源的通讯。还有数百万门级的Xilinx Virtex II PRO FPGA可供用户使用。FMC6416P/PA卡满足P
2、CI Local Bus Revision 2.2协议，提供了Windows98 和WindowsXP下的驱动软件及相关API函数，主机可通过驱动访问DSP的所有资源，用户还可通过主机加载DSP程序，FPGA配置信息。支持多卡并用。FMC6416P/PA在用户有关硬件和软件的配合和支持下，可实现对图象、语音、通信、振动信号及各种随机信号的采集处理分析，可用于雷达、电子对抗、通信、软件无线电、图象处理、地震地质信号分析等，也可用于各种现场数据采集和仪器控制，如远程电力监测、分布式控制系统，医疗电子等。单独使用时可实现用户算法的仿真和验证。1.1 高速信号处理卡FMC6416P的主要特点 支持PC
3、I插卡工作或者独立工作模式 标准通用PCI接口，符合PCI规范V2.2 板载Xilinx Virtex II PRO FPGA，容量高达200/300/400万门（可选），全部资源开放可由用户自行使用 FPGA保留高速SRAM接口，可以用于构建高速查找表（可选） DSP采用TMS320C6416 600/720/1000MHz（可选）定点数字信号处理器 DSP和FPGA间高速同步接口 DSP外接512Mbit的高速SDRAM DSP外接16Mbit的FLASH，可以用于参数保存或者程序保存 外扩有RS-232/RS-422接口和McBSP/GPIO接口 提供FPGA/DSP例程 采用高级加密技
4、术，防止非授权使用硬件及防止代码窃取 提供Windows平台的驱动程序及库 提供工业级温度版本1.2 高速信号采集处理卡FMC6416PA的主要特点 包括FMC6416P处理卡的所有特性 高速双路AD采集，采样率为40/65/80/105MSPS，分辨率为14bits。 AD采集支持内/外时钟，由FPGA内部DCM产生 两路DA输出，分辨率为16bits，160MHz输出，插值可到400MHz，支持内部正交调制输出 所有接口为50的SMB接口1.3系统框图FMC6416P的系统结构FMC6416PA板 AD/DA子卡系统结构 实物图片第二章 硬件资源描述2.1 高速数字信号处理器(DSP)DS
5、P采用当前单片性能突出的32位数字信号处理器TMS320C6416/TMS320C6416T，工作主频高达1GHz，使用VelociTI.2结构，支持8条指令并行执行，定点处理能力最高到8GIPS，片上16K-Byte L1P Program Cache，16K-Byte L1 Data Cache，8Mbits的全速RAM。高速64bits宽度的EMIF接口，最高吞吐能达到1064MB/S。DSP上还集成一个32bit/33MHz的PCI桥，完成同PCI总线通讯的功能。在此采集处理卡上的主要存储器都挂接在DSP的EMIF上，包括SDRAM，FLASH ROM等。DSP存储器映射地址表（只列出
6、部分，详细地址参考TMS320C6416芯片手册）描述分配空间（BYTE）地址范围内部RAM1M0000,0000-000F,FFFF外部SDRAM16M * 32 Bit0x8000,0000 - 0x8400,0000UARTA（RS232）0x6800,0080 - 0x6800,0085UARTB（RS422）0x6800,00C0 - 0x6800,00C5Flash ROM2M * 8 Bit0x6400,0000 - 0x6410,0000 (1页)Flash分页寄存器0x6000,000CUart_A_THR0x68000080Uart_A_RHR0x68000080Uart_
7、A_IER0x68000081Uart_A_IIR0x68000082Uart_A_FCR0x68000082Uart_A_LCR0x68000083Uart_A_MCR0x68000084Uart_A_LSR0x68000085Uart_A_DLL0x68000080Uart_A_DLH0x68000081Uart_B_THR0x680000c0Uart_B_RHR0x680000c0Uart_B_IER0x680000c1Uart_B_IIR0x680000c2Uart_B_FCR0x680000c2Uart_B_LCR0x680000c3Uart_B_MCR0x680000c4Uart_
8、B_LSR0x680000c52.2 FPGAXilinx Virtex-II Pro FPGA指标在单个FPGA器件中，您即可拥有先进的逻辑、性能、密度和存储器，并且无需支付额外费用，就可拥有IBM 400MHz PowerPC 处理器: 优异的可编程逻辑架构 基于130 nm, 9层铜金属工艺技术 3K至99K逻辑单元 400+ MHz 时钟速率 比先前几代的产品性能更高，功耗更低 扩展性和选择 11种器件，可被生产为多种封装形式 功能、密度、I/O和性能覆盖范围广 高级系统特性 嵌入式和分布式存储器 数字时钟管理用于片 /片外时钟合成和同步 XCITE 数字控制I/O阻抗匹配功能改善信号
9、完整性并缩小电路板空间 部分/整体FPGA器件重配置为您的产品提供现场可升级能力 多达444个18X18嵌入式乘法器 丰富的DSP算法库 DSP工具，如The MathWorks MATLAB?/Simulink?、Xilinx? System Generator for DSP以及Cadence SPW支持 多达2个400MHz、600+ DMIPS 嵌入式IBM PowerPC 405 处理器硬核 带有MicroBlaze?核的软处理解决方案 Xilinx及其合作伙伴提供了200多个IP核 利用ChipScope? Pro工具实现实时调试 经过验证的互操作能力让您能够选择最适用的ASSP此
10、卡上FPGA只做了直通逻辑，所有的资源对用户都是开放的，可以供用户自己添加较多的逻辑操作。2.3 AD/DA描述规格模拟输入最大输入信号电压单端：5.0Vpp 输入阻抗50带宽输入射频变压器带宽：2500MHzADC输入带宽：270MHz外部时钟输入电压单端输入：0.43.3Vpp输入阻抗50频率范围2100MHzADC特性分辨率14Bits输出格式偏移码形式最大采样率40/65/80/105MSPSSFDR89dBmaxSNR75dBmax单片峰值功耗1.5W2.4 可选配置：代码DSPFPGASDRAM备注A600MHz TMS320C6416Xilinx Virtex-II Pro XC
11、2VP2064MBB600MHz TMS320C6416Xilinx Virtex-II Pro XC2VP3064MBC600MHz TMS320C6416Xilinx Virtex-II Pro XC2VP40128MB含高速SRAMD1GHz TMS320C6416TXilinx Virtex-II Pro XC2VP30128MBE1GHz TMS320C6416TXilinx Virtex-II Pro XC2VP40128MB含高速SRAM2.5 附带软件支持： DSP访问各类存储器的例程 DSP访问RS232/RS422的函数库 DSP在线烧写FLASH的程序及源码 DSP控制A
12、DC采集并缓存到SDRAM的例程 PCI接口驱动函数，基于Windows平台的PCI设备驱动，提供丰富的API函数供用户调用，可以通过PCI接口访问DSP的部分映射的存储器和寄存器。可以控制ADC的采集动作，加载DSP程序等等。2.6 PCB布局示意图:CPLD JTAG（J1）：从左到右分别是TMS，TDI，TDO，TCK，GND，VCCFPGA JTAG（J2）：从左到右分别是VCC，GND，TCK，TDO，TDI，TMS14 pin DSP JTAG(P1) 引脚定义如下：FMC6414PA板5个LED灯功能：D3：3.3v电源指示D2：5v电源指示D5：1秒亮闪指示CPLD工作正常D6
13、：ADC1信号溢出标志（未安装ADC子卡时正常状态为常亮）D1：ADC2信号溢出标志（未安装ADC子卡时正常状态为常亮）DAC子卡上的两个跳线开关设置ADC的时钟源，1-2为外时钟，2-3为内时钟(默认).DB25 (J5) 的16个IO口经LV16245与FPGA相连，具体对应关系如下：:1FPGA M62FPGA M83FPGA M94FPGA L15GND6FPGA L27FPGA L58FPGA L69FPGA M710GND11FPGA L712FPGA K113FPGA K214FPGA L315GND16FPGA K317FPGA K418FPGA K519FPGA L820 +3.3V21 +3.3V22 + 5V23 + 5V24 + 12V25 + 12V74LVC16245的方向定义引脚和FPGA之间的连线如下： 1 OE#FPGA J52 OE#FPGA J61 DIRFPGA J32 DIRFPGA J4DB9 (J6)引脚定义如下：1GND2RS232-TX3GND4RS232-RX5GND6RS422 TX+7RS422 TX-8RS422 RX+9RS422 RX-第三章 FMC6416P/PA的安装和测试3.1 硬件和设备驱动程序的安装 FMC6416P/PA为标准PCI V2.2主机接口，建
