《数字集成电路设计第四讲PLD与Verilog-完整版》由会员分享，可在线阅读，更多相关《数字集成电路设计第四讲PLD与Verilog-完整版（226页珍藏版）》请在金锄头文库上搜索。
1、t“数字集成电路设计第四讲PLD与Verilogu命数字集成电路设计流程FPGAVerilogHDLEVerilog中什么是RTL?RTL寄存器传输级(register-transferlevel,RTL)是一种对同步数字电路的抽象模型,这种模型是根据数字信号在硬件寄存器、存傅器、组合递辑装置和总线等逻辑单元之间的流动,以及其逻辑代数运作方式来确定的。如果使用硬件描述语言来设计数字集成电路,设计人员通常并不在晶体管级进行设计,而是在更高的抽象级别(层次)进行工程设计。在硬件搀述语言中,设计人员只需要声明寄存器(就僚在计算机编程语言中声明变量一样),然后使用类似计算机编程中的条件(if.then
2、.else)、选择case)等运算符来描述组合逻辑的功能。我们把上述这样级别的设计成为寄存器传输级的设计。这个术语主要是指我们的关注点为信号在寄存器之间的流动。什么是“逻辑综合“LogicSynthesize)?逻辑综合(英语:logicsynthesis)是所设计数字电路的高抽象级描述,经过布尔函数化简、优化后,转换到的逻辑门级别的电路连线网表的过程。PnmeTime&DesignCompiler5TA工具静态财序分析(英StaticTmingAnalysis,STA),或秒靛态时序验证,是电子工程中,切数字电路的时序进行计算、预计的工作洗程,该洪程不需要通过输人潘助的方式迹行价贺按设计方法,全定制,各层掩模按特定电路功能专门制造半定制,有约束性的设计*门阵列:预先制好的硅阵列,包含基本逻辑门和触发器,片上留有布线区“标准单元:将预先配置好的经过测试有一定功能的逻辑块作为标准单元,存放在数据库,供设计时调用,在版图级完成与电路一一对应的最终设计PLDASIC的设计方法“IP核复用技术IP核的基本概念。IP,原意知识产权,著作权。,在IC设计领域,可理解为用于ASIC或FPGA/CPLD中的预先设计好的电路功能模块。与IC工艺无关,可以移植到不同的半导体工艺中,IC设计复用:复用以前的IP,利用已有的或第三方IP作为宏单元进行系统集成,形成完整的系统。
