《Quartus基本设计流程培训教材》由会员分享，可在线阅读，更多相关《Quartus基本设计流程培训教材（42页珍藏版）》请在金锄头文库上搜索。
1、st1：建立工作库文件夹,（1）新建一个文件夹： 例如：在D盘建立文件夹 mux21a（即D：mux21a) (2)编辑设计文件并保存： FILE-NEW,选择VerilogHDL File,stp2. 编辑设计文件stp3存盘存盘,输入2选1多路数据选择器的VerilogHDL程序，FILE-SAVE AS(以模块名为文件名保存在D：mux21a下(或你所建立的目录下),选择“是”可自动进入下一个阶段创新工程,选择“否”则保存文件不进入创建工程的阶段,stp4.创建工程,FILE-NEW PROJECT WIZARD,选择目标器件,stp5.启动全程编译,Processing-Start C
2、ompilation或单击此按钮 有错修改，再编译直到编译成功。,stp6.建立仿真波形文件,（1）打开波形编辑器File-New,stp7.仿真测试和波形分析,（2）设置仿真时间Edit-End Time,stp7.仿真测试和波形分析,（3）波形文件存盘File-Save as 文件名按照默认即可 （4）将实体中的端口选入 View-Utility windows-Node Finder,若单击List没有实体的端口出现请查看 1.当前工程是否正确 2.是否设计修改后没有再次编译,stp7.仿真测试和波形分析,stp7.仿真测试和波形分析-设置a端口为周期为500ns的时钟信号,（5）编辑输
3、入波形,stp7.仿真测试和波形分析-设置b端口为周期为200ns的时钟信号,（5）编辑输入波形,使用上面同样方法设置b端口为周期为200ns的时钟信号,stp7.仿真测试和波形分析-设置端口s的输入波形,stp7.仿真测试和波形分析,输入波形设置如下图：（不设置输出端口）,stp7.仿真测试和波形分析,（6）启动仿真器Processing-Start Simulation 或单击此按钮 (7 )观察仿真结果 符合逻辑电路的输出，证明电路设计正确,stp8.引脚锁定并编译,规划： 自己选择电路模式：建议选择模式5 两个时钟的输入分别作为a，b端口的输入：clock0 连接a输入端256hz，
4、clock5 连接b输入接1024Hz s端口可连接到一个按键，键1 输出端y接SPEAKER 在发给大家的资料中，实验电路结构图NO.5中找出图中对应的信号名：键1对应PIO0 在发给大家的芯片引脚对照表中查找图中这些信号名所对应的目标芯片的引脚号,扫描显示电路原理图,模式5实验电路图,查表举例,stp8.引脚锁定并编译,查表举例,选择实验板上 插有的目标器件,目 标 器 件 引 脚 名 和 引 脚 号 对 照 表,键1的引脚名,键1的引脚名 对应的引脚号,stp8.引脚锁定并编译,1,2,3,查图和查表的结果,stp8.引脚锁定并编译,stp8.引脚锁定并编译,1.选择Assignment
5、s-Assignment Edit,stp8.引脚锁定并编译,保存并再编译,Tools-programmer或按 确认硬件设置:如果Hardware Setup为No Hardware，先接上USB下载线，打开电源，然后按下述操作即可,stp9.编程下载/配置,stp10硬件测试,按下和松开键1，SPEAKER会发出不同的尖叫声，证明电路运行正确。,附1：全程编译前约束项目设置,选择配置器件的工作方式 Assignments-settings:选择Device 单击Device and pin options按钮,附2：功能仿真,Processing-Generate Functional Simulation Netlist Assignments-settings:Simualtor settings:Simulation mode:Functional Simulation input:确定矢量文件 Processing-start simulation,附3：RTL图观察器使用,ToolsNetlist Viewers:RTL Viewer RTL电路简化：右击该模块-Filter-sources或Destinations,
