《QuartusII应用向导培训教材》由会员分享，可在线阅读，更多相关《QuartusII应用向导培训教材（71页珍藏版）》请在金锄头文库上搜索。
1、5.1 基本设计流程,KX康芯科技,图5-1 选择编辑文件的语言类型，键入源程序并存盘,5.1.1 建立工作库文件夹和编辑设计文件,5.1 基本设计流程,KX康芯科技,图5-2 利用“New Preject Wizard”创建工程cnt10,5.1.2 创建工程,5.1 基本设计流程,KX康芯科技,图5-3 将所有相关的文件都加入进此工程,5.1.2 创建工程,5.1 基本设计流程,KX康芯科技,图5-4 选择目标器件EP2C5T144C8,5.1.2 创建工程,5.1 基本设计流程,KX康芯科技,图5-5 将Max+plusII工程转换为QuartusII工程,5.1.2 创建工程,5.1
2、基本设计流程,KX康芯科技,图5-6 选择目标器件EP2C5T144C8,5.1.3 编译前设置,5.1 基本设计流程,KX康芯科技,图5-7选择配置器件的工作方式,5.1.3 编译前设置,5.1 基本设计流程,KX康芯科技,图5-8 选择配置器件和编程方式,5.1.3 编译前设置,KX康芯科技,图5-9 全程编译后出现报错信息,5.1.4 全程编译,KX康芯科技,图5-10 选择编辑矢量波形文件,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-11 波形编辑器,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-12 设置仿真时间长度,5.1.5 时序仿真,5.1
3、 基本设计流程,KX康芯科技,图5-13 vwf激励波形文件存盘,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-14 向波形编辑器拖入信号节点,5.1.5 时序仿真,KX康芯科技,图5-15 设置时钟CLK的周期,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-16 选择总线数据格式,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-17设置好的激励波形图,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-18 选择仿真控制,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-19 仿真波形输出,5.1.5 时序仿真,5
4、.1 基本设计流程,KX康芯科技,图5-20 选择全时域显示,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-21 cnt10工程的RTL电路图,5.1.6 应用RTL电路图观察器,KX康芯科技,图5-22 GW48实验系统模式5实验电路图,5.2.1 引脚锁定,KX康芯科技,图5-23 Assignment Editor编辑器,5.2.1 引脚锁定,5.2 引脚设置和下载,KX康芯科技,图5-24 两种引脚锁定对话框,5.2.1 引脚锁定,5.2 引脚设置和下载,KX康芯科技,图5-25 选择编程下载文,5.2.2 配置文件下载,5.2 引脚设置和下载,KX康芯科技,图5-2
5、6加入编程下载方式,5.2.2 配置文件下载,5.2 引脚设置和下载,KX康芯科技,图5-27 双击选中的编程方式名,5.2.2 配置文件下载,5.2 引脚设置和下载,KX康芯科技,图5-28 ByteBlasterII编程下载窗,5.2.2 配置文件下载,5.2 引脚设置和下载,KX康芯科技,图5-29 ByteBlasterII接口AS模式编程窗口,5.2.3 AS模式编程配置器件,5.2 引脚设置和下载,KX康芯科技,图5-30 选择目标器件EP2C5T144,5.2.4 JTAG间接模式编程配置器件,5.2 引脚设置和下载,KX康芯科技,图5-31 选定SOF文件后，选择文件压缩,5.
6、2.4 JTAG间接模式编程配置器件,KX康芯科技,图5-32 用JTAG模式对配置器件EPCS1进行间接编程,5.2.4 JTAG间接模式编程配置器件,5.2 引脚设置和下载,KX康芯科技,图5-33 安装USB驱动程序,5.2.5 USB Blaster编程配置器件使用方法,KX康芯科技,图5-34 设置JTAG硬件功能,5.2.5 USB Blaster编程配置器件使用方法,5.2 引脚设置和下载,KX康芯科技,图5-35 在In-System Memory Content Editor中使用USB Blaster,5.2.5 USB Blaster编程配置器件使用方法,5.2 引脚设置
7、和下载,KX康芯科技,图5-36 SignalTapII编辑窗,1打开SignalTapII编辑窗,5.3 嵌入式逻辑分析仪使用方法,KX康芯科技,图5-37 SignalTap II编辑窗,2调入待测信号,5.3 嵌入式逻辑分析仪使用方法,3SignalTap II参数设置,KX康芯科技,图5-38 设定SignalTapII与工程一同综合适配,4文件存盘,5.3 嵌入式逻辑分析仪使用方法,KX康芯科技,图5-39 下载cnt10.sof并准备启动SignalTapII,5编译下载,5.3 嵌入式逻辑分析仪使用方法,6启动SignalTapII进行采样与分析,KX康芯科技,图5-40 Sig
8、nalTapII采样已被启动,5.3 嵌入式逻辑分析仪使用方法,6启动SignalTapII进行采样与分析,KX康芯科技,图5-41 SignalTapII数据窗设置后的信号波形,5.3 嵌入式逻辑分析仪使用方法,7SignalTap II的其他设置和控制方法,KX康芯科技,5.4 原理图输入设计方法,5.4.1 设计流程,1. 为本项工程设计建立文件夹,假设本项设计的文件夹取名为adder， 路径为：d:adder。,KX康芯科技,图5-42 元件输入对话框,5.4 原理图输入设计方法,2. 输入设计项目和存盘,KX康芯科技,图5-43 将所需元件全部调入原理图编辑窗并连接好,5.4 原理图
9、输入设计方法,3. 将设计项目设置成可调用的元件,KX康芯科技,图5-44 连接好的全加器原理图f_adder.bdf,5.4 原理图输入设计方法,4. 设计全加器顶层文件,KX康芯科技,图5-45 f_adder.bdf工程设置窗,5.4 原理图输入设计方法,5. 将设计项目设置成工程和时序仿真,KX康芯科技,图5-46 加入本工程所有文件,5.4 原理图输入设计方法,5. 将设计项目设置成工程和时序仿真,KX康芯科技,图5-47 全加器工程f_adder的仿真波形,5.4 原理图输入设计方法,5. 将设计项目设置成工程和时序仿真,KX康芯科技,5.4 原理图输入设计方法,5.4.2 应用宏
10、模块的原理图设计,1. 计数器设计,图5-48 含有时钟使能的两位十进制计数器,KX康芯科技,5.4 原理图输入设计方法,5.4.2 应用宏模块的原理图设计,1. 计数器设计,图5-49 两位十进制计数器工作波形,KX康芯科技,2. 频率计主结构电路设计,图5-50 两位十进制频率计顶层设计原理图文件,KX康芯科技,5.4 原理图输入设计方法,5.4.2 应用宏模块的原理图设计,2. 频率计主结构电路设计,图5-51 两位十进制频率计测频仿真波形,KX康芯科技,3. 时序控制电路设计,图5-52 测频时序控制电路,5.4 原理图输入设计方法,KX康芯科技,5.4 原理图输入设计方法,5.4.2
11、 应用宏模块的原理图设计,3. 时序控制电路设计,图5-53 测频时序控制电路工作波形,KX康芯科技,4. 顶层电路设计,图5-54 频率计顶层电路原理图,KX康芯科技,5.4 原理图输入设计方法,5.4.2 应用宏模块的原理图设计,4. 顶层电路设计,图5-55 频率计工作时序波形,习 题,KX康芯科技,5-1. 归纳利用QuartusII进行VHDL文本输入设计的流程：从文件输入一直到SignalTap II测试。 5-2. 由图5-40、5-41，详细说明工程设计cnt10的硬件工作情况。 5-3. 如何为设计中的SignalTap II加入独立采用时钟？试给出完整的程序和对它的实测结果
12、。,习 题,KX康芯科技,5-4. 参考QuartusII的Help，详细说明Assignments菜单中Settings对话框的功能。 （1）说明其中的Timing Requirements y : OUT STD_LOGIC); END COMPONENT ； . u1 : MUX21A PORT MAP(a=a2，b=a3，s=s0，y=tmp); u2 : MUX21A PORT MAP(a=a1，b=tmp，s=s1，y=outy); END ARCHITECTURE BHV ; 按照本章给出的步骤对上例分别进行编译、综合、仿真。并对其仿真波形作出分析说明。,实验与设计,KX康芯科技
13、,(4) 实验内容3：引脚锁定以及硬件下载测试。建议选实验电路模式5（附录图8），用键1(PIO0)控制s0；用键2(PIO1)控制s1；a3、a2和a1分别接clock5、clock0和clock2；输出信号outy仍接扬声器spker。通过短路帽选择clock0接256Hz信号，clock5接1024Hz，clock2接8Hz信号。最后进行编译、下载和硬件测试实验（通过选择键1、键2，控制s0、s1，可使扬声器输出不同音调）。 (5) 实验报告：根据以上的实验内容写出实验报告，包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。,实验与设计,
14、KX康芯科技,(6) 附加内容：根据本实验以上提出的各项实验内容和实验要求，设计1位全加器。 首先用Quartus完成4.3节给出的全加器的设计，包括仿真和硬件测试。实验要求分别仿真测试底层硬件或门和半加器，最后完成顶层文件全加器的设计和测试，给出设计原程序，程序分析报告、仿真波形图及其分析报告。 (7) 实验习题：以1位二进制全加器为基本元件，用例化语句写出8位并行二进制全加器的顶层文件，并讨论此加法器的电路特性。,实验与设计,KX康芯科技,5-2. 时序电路的设计 (1) 实验目的：熟悉Quartus的VHDL文本设计过程，学习简单时序电路的设计、仿真和测试。 (2) 实验内容1：根据实验
15、5-1的步骤和要求，设计触发器(使用例4-6)，给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。 (3) 实验内容2：设计锁存器(使用例4-14)，同样给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。 (4) 实验内容3：只用一个1位二进制全加器为基本元件和一些辅助的时序电路，设计一个8位串行二进制全加器，要求： 1、能在8-9个时钟脉冲后完成8位二进制数（加数被加数的输入方式为并行）的加法运算，电路须考虑进位输入Cin和进位输出Cout；,实验与设计,KX康芯科技,2、给出此电路的时序波形，讨论其功能，并就工作速度与并行加法器进行比较； 3、在FPGA中进行实测。对于GW
16、48 EDA实验系统，建议选择电路模式1（附录图3），键2，键1输入8位加数；键4，键3输入8位被加数；键8作为手动单步时钟输入；键7控制进位输入Cin；键9控制清0；数码6和数码5显示相加和；发光管D1显示溢出进位Cout。 4、键8作为相加起始控制，同时兼任清0；工作时钟由clock0自动给出，每当键8发出一次开始相加命令，电路即自动相加，结束后停止工作，并显示相加结果。就外部端口而言，与纯组合电路8位并行加法器相比，此串行加法器仅多出一个加法起始/清0控制输入和工作时钟输入端。 提示：此加法器有并/串和串/并移位寄存器各一。 (5) 实验报告：分析比较实验内容1和2的仿真和实测结果，说明这两种电路的异同点。,实验与设计,KX康芯科技,5-3. 设计含异步清0和同步时钟使能的加法计数器 (1) 实验目的：学习计数器的设计、仿真和硬件测试，进一步熟悉VHDL设计技术。 (2) 实验原理：实验程序为例4-22，实验原理参考4.4节，设计流程参考本章。 (3) 实验内容1：在Quartus上对例4-22进行编辑、编译、综合、适配、仿真。说明例中各语句的作用，详细描述示
