《DSPBuilder设计初步培训课件》由会员分享，可在线阅读，更多相关《DSPBuilder设计初步培训课件（127页珍藏版）》请在金锄头文库上搜索。
1、1,EDA技术与VHDL,第9章 DSP Builder设计初步,2,9.1 Matlab/DSP Builder及其设计流程,KX康芯科技,图9-1 基于Matlab、DSP Builder、QuartusII等工具,3,9.1 Matlab/DSP Builder及其设计流程,KX康芯科技,自动流程： 1、MATLAB/Simulink建模； 2、系统仿真； 3、DSP Builder完成VHDL转换、综合、适配、下载; 4、嵌入式逻辑分析仪实时测试。 手动流程： 1、MATLAB/Simulink建模； 2、系统仿真； 3、DSP Builder完成VHDL转换、综合、适配； 4、Mod
2、elsim对TestBench功能仿真； 5、QuartusII直接完成适配（进行优化设置）； 6、QuartusII完成时序仿真； 7、引脚锁定； 8、下载/配置与嵌入式逻辑分析仪等实时测试； 9、对配置器件编程，设计完成。,4,9.2 正弦信号发生器设计,KX康芯科技,图9-2 正弦波发生模块原理图,5,9.2 正弦信号发生器设计,KX康芯科技,9.2.1 建立设计模型,1、打开Matlab环境,图9-2 正弦波发生模块原理图,6,9.2 正弦信号发生器设计,KX康芯科技,9.2.1 建立设计模型,2、建立工作库,cd e:/ mkdir /myprj/sinwave cd /myprj/
3、sinwave,7,9.2 正弦信号发生器设计,KX康芯科技,3、了解simulink库管理器,图9-2 正弦波发生模块原理图,8,9.2 正弦信号发生器设计,3、了解simulink库管理器,图9-5 simulink库管理器,9,9.2 正弦信号发生器设计,KX康芯科技,4. simulink的模型文件,图9-6 建立新模型,10,9.2 正弦信号发生器设计,5、放置SignalCompilder,6、放置Increment Decrement,7. 设置IncCount,总线类型（Bus Type）； 输出位宽（Number of bits）； 增减方向（Direction）； 开始值（
4、Starting Value）； 是否使用控制输入（Use Control Inputs） 时钟相位选择（Clock Phase Selection）,11,9.2 正弦信号发生器设计,图9-7 放置SignalCompiler,12,9.2 正弦信号发生器设计,KX康芯科技,图9-8 递增递减模块改名为IncCount,7. 设置IncCount,13,9.2 正弦信号发生器设计,图9-9 设置递增递减模块,7. 设置IncCount,14,9.2 正弦信号发生器设计,KX康芯科技,图9-10 LUT模块,7. 设置IncCount,15,9.2 正弦信号发生器设计,KX康芯科技,8、放置正
5、弦查找表（SinLUT）,16,9.2 正弦信号发生器设计,KX康芯科技,图9-11 设置SinLUT,8、放置正弦查找表（SinLUT）,17,9.2 正弦信号发生器设计,KX康芯科技,图9-12 Delay模块及其参数设置窗,9、放置Delay模块,18,9.2 正弦信号发生器设计,KX康芯科技,图9-13 设置SinCtrl,10、放置端口SinCtrl,19,9.2 正弦信号发生器设计,KX康芯科技,图9-13 设置SinCtrl,10、放置端口SinCtrl,20,9.2 正弦信号发生器设计,KX康芯科技,图9-14 设置乘法单元,11、放置Product模块,21,9.2 正弦信号
6、发生器设计,KX康芯科技,图9-15 设置SinOut,12. 放置输出端口SinOut,13. 设计文件存盘,22,9.2 正弦信号发生器设计,KX康芯科技,图9-16 Step模块,9.2.2 Simulink模型仿真,1、加入仿真步进模块,23,9.2 正弦信号发生器设计,KX康芯科技,图9-17 Scope模型,9.2.2 Simulink模型仿真,2、添加波形观察模块,24,9.2 正弦信号发生器设计,KX康芯科技,图9-18 Scope初始显示,2、添加波形观察模块,25,9.2 正弦信号发生器设计,KX康芯科技,图9-19 设置Scope参数,3、Scope参数设置,26,9.2
7、 正弦信号发生器设计,KX康芯科技,图9-20 sinout全图,3、Scope参数设置,27,9.2 正弦信号发生器设计,KX康芯科技,图9-21 设置Step,4、设置仿真激励,28,9.2 正弦信号发生器设计,KX康芯科技,图9-22 simulink仿真Start,4、设置仿真激励,29,9.2 正弦信号发生器设计,KX康芯科技,图9-23 simulink仿真设置,5、启动仿真,30,9.2 正弦信号发生器设计,KX康芯科技,图9-24 有符号输出波形（系统级仿真 ）,5、启动仿真,31,9.2 正弦信号发生器设计,KX康芯科技,图9-25 无符号输出波形（系统级仿真）,5、启动仿真
8、,32,9.2 正弦信号发生器设计,KX康芯科技,图9-26 无符号整数Signed Integer输出电路,6、设计成无符号数据输出,33,9.2 正弦信号发生器设计,KX康芯科技,图9-27 SinOut1模块设置,7、各模块功能说明,34,9.2 正弦信号发生器设计,KX康芯科技,图9-28 ExtractBit模块设置,7、各模块功能说明,35,9.2 正弦信号发生器设计,KX康芯科技,图9-29 BusConversion模块设置,7、各模块功能说明,36,9.2 正弦信号发生器设计,KX康芯科技,图9-30 BusConcatenation模块设置,7、各模块功能说明,37,9.2
9、 正弦信号发生器设计,KX康芯科技,图9-31 SinOut1模块设置,7、各模块功能说明,38,9.2 正弦信号发生器设计,KX康芯科技,图9-32 NOT模块设置,7、各模块功能说明,39,9.2 正弦信号发生器设计,KX康芯科技,图9-33 双击SignalCompiler,9.2.3 SignalCompiler使用方法,1、分析当前的模型,40,9.2 正弦信号发生器设计,KX康芯科技,图9-34 打开SignalCompiler窗口,2、设置Signal Compiler,41,9.2 正弦信号发生器设计,KX康芯科技,图9-35 sinout工程处理信息,3、把模型文件MDL转换
10、成VHDL,4、综合（Synthesis）,5、QuartusII适配,42,9.2 正弦信号发生器设计,KX康芯科技,图9-36 准备执行tcl文件,9.2.4 使用ModelSim进行RTL级仿真,43,9.2 正弦信号发生器设计,KX康芯科技,图9-37 ModelSim仿真结果,9.2.4 使用ModelSim进行RTL级仿真,44,9.2 正弦信号发生器设计,KX康芯科技,图9-38 ModelSim的信号设置,9.2.4 使用ModelSim进行RTL级仿真,45,9.2 正弦信号发生器设计,KX康芯科技,图9-39 设为Analog,9.2.4 使用ModelSim进行RTL级仿
11、真,46,9.2 正弦信号发生器设计,KX康芯科技,图9-40 sinout工程的ModelSim仿真波形（RTL级仿真）,9.2.4 使用ModelSim进行RTL级仿真,47,9.2 正弦信号发生器设计,KX康芯科技,图9-41 打开QuartusII工程进行编译和时序仿真,9.2.5使用QuartusII实现时序仿真,48,9.2 正弦信号发生器设计,KX康芯科技,图9-42 QuartusII工程VHDL程序实体,9.2.5使用QuartusII实现时序仿真,49,9.2 正弦信号发生器设计,KX康芯科技,图9-43 打开QuartusII工程的vec仿真激励文件,9.2.5使用Qua
12、rtusII实现时序仿真,50,9.2 正弦信号发生器设计,KX康芯科技,图9-44设置仿真文件路径,9.2.5使用QuartusII实现时序仿真,51,9.2 正弦信号发生器设计,KX康芯科技,图9-45 sinout工程的QuartusII仿真波形（门级时序仿真）,9.2.5使用QuartusII实现时序仿真,9.2.6硬件测试与硬件实现,52,9.3 DSP Builder层次化设计,KX康芯科技,图9-46 准备建立subsystem,9.2.5使用QuartusII实现时序仿真,53,9.3 DSP Builder层次化设计,KX康芯科技,图9-47 建立subsystem后,9.2
13、.5使用QuartusII实现时序仿真,54,9.3 DSP Builder层次化设计,KX康芯科技,图9-48 subsin/subsystem子系统图,9.2.5使用QuartusII实现时序仿真,55,9.3 DSP Builder层次化设计,KX康芯科技,图9-49 修改子系统名,9.2.5使用QuartusII实现时序仿真,56,9.3 DSP Builder层次化设计,KX康芯科技,图9-50 修改SubSystem的端口,9.2.5使用QuartusII实现时序仿真,57,9.3 DSP Builder层次化设计,KX康芯科技,图9-51 顶层图的改变,9.2.5使用Quartu
14、sII实现时序仿真,58,9.3 DSP Builder层次化设计,KX康芯科技,图9-52 含subsystem的subsint模型,9.2.5使用QuartusII实现时序仿真,59,9.3 DSP Builder层次化设计,KX康芯科技,图9-53 Scope1波形图,9.2.5使用QuartusII实现时序仿真,60,9.3 DSP Builder层次化设计,KX康芯科技,图9-54 Scope波形图,9.2.5使用QuartusII实现时序仿真,61,9.3 DSP Builder层次化设计,KX康芯科技,图9-55 SubSystem设置,9.2.5使用QuartusII实现时序仿
15、真,62,9.3 DSP Builder层次化设计,KX康芯科技,图9-56 编辑singen的“Mask type”,9.2.5使用QuartusII实现时序仿真,63,9.4 基于DSP Builder的DDS设计,KX康芯科技,图9-57 DDS系统,9.4.1 DDS模块设计,64,9.4 基于DSP Builder的DDS设计,KX康芯科技,图9-58 DDS子系统SubDDS,9.4.1 DDS模块设计,65,9.4 基于DSP Builder的DDS设计,KX康芯科技,9.4.1 DDS模块设计,Freqword模块：（Altbus） 库：Altera DSP Builder中I
16、O ELSIF (pop_sig=1) AND (conut_in_sig / =0) THEN next_state = pop_not_empty_st ; ELSIF (push_sig=1) AND (conut_in_sig =250) THEN next_state = full_st ; ELSE next_state = idle_st ; END IF ;,115,9.7 DSP Builder的状态机设计,KX康芯科技,表9-4 表9-3的改变,9.7.2 状态机设计流程,116,9.7 DSP Builder的状态机设计,KX康芯科技,9.7.2 状态机设计流程,【例9-2】 IF (pop_sig=1) AND (conut_in_sig=0) THEN next_state = empty_st ; ELSIF (pop_sig=1) AND (conut_in_sig / =0) THEN next_state = pop_not_empty_s
