华为硬件工程师面试题_华为硬件工程师要求 新编订

《华为硬件工程师面试题_华为硬件工程师要求 新编订》由会员分享，可在线阅读，更多相关《华为硬件工程师面试题_华为硬件工程师要求 新编订（9页珍藏版）》请在金锄头文库上搜索。

1、不问收获问耕耘 华为硬件工程师面试题_华为硬件工程 师要求 汇报人：xxx. 不问收获问耕耘 不问收获问耕耘 1 华为硬件工程师面试题_华为硬件工程师要求 2019-07-20 11:01:50 DSP、嵌入式、软件等 1、请用方框图描述一个你熟悉的实 用数字信号处理系统，并做简要的分析 ； 如果没有，也可以自己设计一个简单的数字信号处 理系统，并描述其功能及用途。 （仕兰微面试题目）2、数字滤波器的分类和结构特点。 （仕 兰微面试题目）3、IIR，FIR 滤波器的异同。 （新太硬件面题）4、拉氏变换与 Z 变换公式等 类似东西，随便翻翻书把如.h(n)=-a*h(n-1)+b*(n)a.求

2、h(n)的 z 变换；b.问该系统是否为稳 定系统；c.写出 FIR 数字滤波器的差分方程；（未知）5、DSP 和通用处理器在结构上有什么 不同，请简要画出你熟悉的一种 DSP 结构图。 （信威 dsp 软件面试题）6、说说定点 DSP 和 浮点 DSP 的定义（或者说出他们的区别） （信威 dsp 软件面试题）7、说说你对循环寻址和 位反序寻址的理解.（信威 dsp 软件面试题）8、请写出【8，7】的二进制补码，和二进制 偏置码。 用 Q15 表示出 0.5 和0.5.（信威 dsp 软件面试题） 9、 DSP 的结构 （哈佛结构） ； （未 知）10、嵌入式处理器类型(如 ARM)，操作系

3、统种类（Vxworks,ucos,winCE,linux） ，操作系 统方面偏 CS 方向了，在 CS 篇里面讲了；（未知）11、有一个 LDO 芯片将用于对手机供电， 需要你对他进行评估，你将如何设计你的测试项目？12、某程序在一个嵌入式系统（200M CPU，50M SDRAM）中已经最优化了，换到零一个系统（300M CPU，50M SDRAM）中是否 还需要优化？ （Intel） 13、 请简要描述 HUFFMAN 编码的基本原理及其基本的实现方法。（仕 兰微面试题目） 14、 说出 OSI 七层网络协议中的四层 （任意四层） 。 （仕兰微面试题目） 15、 A） （仕兰微面试题目）i

4、 ncludevoid testf(int*p)*p+=1;main()int *n,m2;n=m;m0=1;m1=8;testf(n);printf(Data value is %d ,*n);-B) i ncludevoid testf(int*p)*p+=1;main()int *n,m2;n=m;m0=1;m1=8;testf(printf(Data value is %d,*n);下面的结果是程序 A 还是程序 B 的？Data value is 8 那么另一段程序的结果 是什么？16、 那种排序方法最快? （华为面试题） 17、 写出两个排序算法,问哪个好？（威盛） 18、编一个简

5、单的求 n!的程序 。 （Infineon 笔试试题）19、用一种编程语言写 n!的算法。 （威盛 VIA 2003.11.06 上海笔试试题） 20、 用 C 语言写一个递归算法求 N！； （华为面试题） 21、给一个 C 的函数，关于字符串和数组，找出错误；（华为面试题）22、防火墙是怎么 实现的？ （华为面试题） 23、 你对哪方面编程熟悉？（华为面试题） 24、 冒泡排序的原理。（新 太硬件面题） 25、 操作系统的功能。（新太硬件面题） 26、 学过的计算机语言及开发的系统。（新 太硬件面题）27、一个农夫发现围成正方形的围栏比长方形的节省 4 个木桩但是面积一样. 羊的数目和正 方

6、形围栏的桩子的个数一样但是小于 36，问有多少羊？（威盛）28、C 语言 实现统计某个 cell 在某.v 文件调用的次数(这个题目真 bt) （威盛 VIA 2003.11.06 上海笔试 试题）29、用 C 语言写一段控制手机中马达振子的驱动程序。(威胜)30、用 perl 或 TCL/Tk 实现一段字符串识别和比较的程序。 （未知）31、给出一个堆栈的结构，求中断后显示结果， 主要是考堆栈压入返回地址存放在低端地 址还是高端。 （未知）32、一些 DOS 命令，如显 示文件，拷贝，删除。 （未知）33、设计一个类，使得该类任何形式的派生类无论怎么定义 和实现，都无法产生任何对象 实例。

7、（IBM）34、What is pre-emption? (Intel)35、What is 不问收获问耕耘 2 the state of a process if a resource is not available? (Intel)36、三个 float a,b,c;问值（a+b） +c=(b+a)+c， (a+b)+c=(a+c)+b。 (Intel)37、 把 一 个 链 表 反 向 填 空 。 (lucent)38、 x+a*x+x +c*x+d 最少需要做几次乘法？ (Dephi)_ _主观题 1、你认为你从事研发工作有哪些特点？（仕兰微面试题目）2、说出你的最大弱 点及改进方法

8、。 （威盛 VIA 2003.11.06 上海笔试试题）3、说出你的理想。说出你想达到的目 标。 题目是英文出的，要用英文回答。 （威盛 VIA 2003.11.06 上海笔试试题）4、我们将研 发人员分为若干研究方向， 对协议和算法理解 （主要应用在网络通信、 图象 语音压缩方面） 、 电子系统方案的研究、用 MCU、DSP 编程实现电路功能、用 ASIC 设计技术 设计电路（包 括 MCU、DSP 本身） 、电路功能模块设计（包括模拟电路和数字电路） 、集成 电路后端设 计（主要是指综合及自动布局布线技术） 、集成电路设计与工艺接口的研究。 你希望从事 哪方面的研究？（可以选择多个方向。

9、另外， 已经从事过相关研发的人员可以详细描述你的 研发经历） 。 （仕兰微面试题目）5、请谈谈对一个系统设计的总体思路。针对这个思路，你 觉得应该具备哪些方面的知 识？（仕兰微面试题目） 6、 设想你将设计完成一个电子电路方 案。请简述用 EDA 软件（如 PROTEL）进行设计（包括 原理图和 PCB 图）到调试出样机的 整个过程。在各环节应注意哪些问题？电源的稳定，电 容的选取，以及布局的大小。 （汉王 笔试） 共同的注意点 1.一般情况下， 面试官主要根据你的简历提问， 所以一定要对自己负责， 把简历上的东西搞明白；2.个别招聘针对性特别强，就招目前他们确的方向的人，这种情况 下，就要投

10、其所好，尽 量介绍其所关心的东西。3.其实技术面试并不难，但是由于很多东 西都忘掉了，才觉得有些难。所以最好在面试前 把该看的书看看。4.虽然说技术面试是实 力的较量与体现，但是不可否认，由于不用面试官/公司所专领域 及爱好不同，也有面试也 有很大的偶然性，需要冷静对待。不能因为被拒，就否认自己或 责骂公司。5.面试时要 take it easy，对越是自己钟情的公司越要这样。IC 设计基础（流程、工艺、版图、器件）1、我 们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路 相关的 内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、

11、FPGA 等的 概念） 。 （仕兰微面试题目）2、FPGA 和 ASIC 的概念，他们的区别。 （未知） 答案：FPGA 是 可编程 ASIC。 ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造 的。根据一 个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集 成电路。与 门阵列等其它 ASIC(Application Specific IC)相比，它们又具有设计开发周期短、 设计 制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优 点 3、什么叫做 OTP 片、掩膜片，两者的区别何在？（仕兰微面试题目）4、你知道的集成 电路设计

12、的表达方式有哪几种？（仕兰微面试题目）5、描述你对集成电路设计流程的认识。 （仕兰微面试题目）6、简述 FPGA 等可编程逻辑器件设计流程。 （仕兰微面试题目）7、IC 设计前端到后端的流程和 eda 工具。 （未知）8、从 RTL synthesis 到 tape out 之间的设计 flow, 并列出其中各步使用的 tool.（未知）9、Asic 的 design flow。 （威盛 VIA 2003.11.06 上海笔 试试题）10、写出 asic 前期设计的流程和相应的工具。 （威盛）11、集成电路前段设计流程， 写出相关的工具。 （扬智电子笔试） 先介绍下 IC 开发流程：1.）代码

13、输入（design input) 用 vhdl 或者是 verilog 语言来完成器件的功能描述，生成 hdl 代码 语言输入工具：SUMMIT VISUALHDL MENTOR RENIOR 图形输入: composer(cadence); viewlogic (viewdraw)2.）电路仿 真（circuit simulation) 将 vhd 代码进行先前逻辑仿真，验证功能描述是否正确 数字电路仿 真 工 具 ： Verolog： CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPS

14、YS VSS MENTOR Modle-sim 模拟电路仿真工具： *ANTI HSpice pspice，spectre micro microwave: eesoft : hp3.）逻辑综合（synthesis tools) 逻辑综合工具 可以将设计思想 vhd 代码转化成对应一定工艺手段的门级电路；将初级仿真 中所没有考虑 不问收获问耕耘 3 的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再 仿真。最终仿真 结果生成的网表称为物理网表。12、请简述一下设计后端的整个流程？（仕兰微面试题目） 13、 是否接触过自动布局布线？请说出一两种工具软件。 自动布局布线

15、需要哪些基本元 素？ （仕兰微面试题目）14、描述你对集成电路工艺的认识。 （仕兰微面试题目）15、列举几种 集成电路典型工艺。工艺上常提到 0.25,0.18 指的是什么？（仕兰微面试题 目）16、请描述 一下国内的工艺现状。 （仕兰微面试题目）17、半导体工艺中，掺杂有哪几种方式？（仕兰 微面试题目） 18、 描述 CMOS 电路中闩锁效应产生的过程及最后的结果？（仕兰微面试题目） 19、解释 latch-up 现象和 Antenna effect 和其预防措施.（未知）20、什么叫 Latchup?（科广 试题）21、什么叫窄沟效应? （科广试题）22、什么是 NMOS、PMOS、CMO

16、S？什么是增强 型、耗尽型？什么是 PNP、NPN？他们有什么差 别？（仕兰微面试题目）23、硅栅 COMS 工艺中 N 阱中做的是 P 管还是 N 管，N 阱的阱电位的连接有什么要求？（仕兰微 面试题 目）24、画出 CMOS 晶体管的 CROSS-OVER 图（应该是纵剖面图） ，给出所有可能的传输特 性和转 移特性。 （Infineon 笔试试题）25、以 interver 为例,写出 N 阱 CMOS 的 process 流程, 并 画 出 剖 面 图 。 （ 科 广 试 题 ） 26、 Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tran