《第3章FPGA结构与配置ppt课件》由会员分享，可在线阅读，更多相关《第3章FPGA结构与配置ppt课件（76页珍藏版）》请在金锄头文库上搜索。
1、EDA技术实用教程,第3章 FPGACPLD结构与应用,FPGA - Field Programmable Gate Array CPLD - Complex Programmable Logic Device,3.1 概 述,图3-1 基本PLD器件的原理结构图,3.1.1 可编程逻辑器件的发展历程,70年代,80年代,90年代,PROM 和PLA 器件,改进的 PLA 器件,GAL器件,FPGA器件,EPLD 器件,CPLD器件,内嵌复杂 功能模块 的SoPC,3.1.2 可编程逻辑器件的分类,图3-2 按集成度(PLD)分类,3.2 简单PLD原理,3.2.1 电路符号表示,图3-3 常
2、用逻辑门符号与现有国标符号的对照,3.2.1 电路符号表示,图3-4PLD的互补缓冲器 图3-5 PLD的互补输入 图3-6 PLD中与阵列表示,图3-7 PLD中或阵列的表示 图3-8 阵列线连接表示,3.2.2 PROM,图3-9 PROM基本结构：,其逻辑函数是：,3.2.2 PROM,图3-10 PROM的逻辑阵列结构,逻辑函数表示：,3.2.2 PROM,图3-11 PROM表达的PLD图阵列,图3-12 用PROM完成半加器逻辑阵列,3.2.3 PLA,图3-13 PLA逻辑阵列示意图,3.2.3 PLA,图3-14 PLA与 PROM的比较,3.2.4 PAL,图3-15PAL结
3、构：,图3-16 PAL的常用表示：,3.2.4 PAL,图3-17 一种PAL16V8的部分结构图,3.2.5 GAL,图3-18 GAL16V8的结构图,GAL： General Array Logic Device 最多有8个或项，每个或项最多有32个与项 EPLD Erasable Programmable Logic Device,乘积项逻辑,3.2.5 GAL,逻辑宏单元,输入/输出口,输入口,时钟信 号输入,三态控制,可编程与阵列,固定或阵列,GAL16V8,3.2.5 GAL,图3-19寄存器输出结构,图3-20寄存器模式组合双向输出结构,3.2.5 GAL,图3-21 组合输
4、出双向结构,图3-22 复合型组合输出结构,3.2.5 GAL,图3-23 反馈输入结构,图3-24输出反馈结构,3.2.5 GAL,图3-25 简单模式输出结构,3.3 CPLD结构与工作原理,图3-26 MAX7000系列的单个宏单元结构,PRN,CLRN,ENA,逻辑阵列,全局 清零,共享 逻辑 扩展项,清零,时钟,清零选择,寄存器旁路,并行 扩展项,通往 I/O 模块,通往 PIA,乘积项选择矩阵,来自 I/O引脚,全局 时钟,来自 PIA的 36个信号,快速输入选择,2,3.3 CPLD结构与工作原理,(1) 逻辑阵列块(LAB),图3-27- MAX7128S的结构,3.3 CPL
5、D结构与工作原理,(2) 宏单元,(3) 扩展乘积项,图3-28 共享扩展乘积项结构,图3-29 并联扩展项馈送方式,3.3 CPLD结构与工作原理,(4) 可编程连线阵列,(5) 不同的LAB通过在可编程连线阵列(PIA)上布线，以相互连接构成所需的逻辑。,图3-30 PIA信号布线到LAB的方式,(6)I/O控制块,图3-31-EPM7128S器件的I/O控制块,3.4 FPGA结构与工作原理,3.4.1 查找表,图3-33 FPGA查找表单元内部结构,图3-32 FPGA查找表单元：,一个N输入查找表 (LUT，Look Up Table)可以实现N个输入变量的任何逻辑功能，如 N输入“
6、与”、 N输入“异或”等。 输入多于N个的函数、方程必须分开用几个查找表（ LUT）实现,什么是查找表?,基于查找表的结构模块,0,0,0,0,0,1,0,1,0,0,0,0,0,1,0,1,输入 A 输入 B 输入C 输入D,查找表 输出,16x1 RAM,查找表原理,多路选择器,3.4.2 FLEX10K系列器件,图3-34 FLEX 10K内部结构,. . .,IOC,IOC,. . .,IOC,IOC,逻辑单元,快速通道互连,逻辑阵列块 (LAB),连续布线和分段布线的比较,连续布线 = 每次设计重复的可预测性和高性能,连续布线 ( Altera 基于查找表（LUT）的 FPGA ),
7、LAB,LE,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,FLEX 10K系列FPGA结构图,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,EAB,EAB,嵌入式 阵列块,(1) 逻辑单元LE,图3-35 LE(LC)结构图,(1) 逻辑单元LE,图3-36 进位链连通LAB中的所有LE,快速加法器, 比较器和计数器,(1) 逻辑单元LE,图3-37
8、两种不同的级联方式,(2) 逻辑阵列LAB是由一系列的相邻LE构成的,图3-38-FLEX10K LAB的结构图,(3) 快速通道(FastTrack),(4) I/O单元与专用输入端口,图3-39 IO单元结构图,EAB的大小灵活可变 通过组合EAB 可以构成更大的模块 不需要额外的逻辑单元，不引入延迟， EAB 可配置为深度达2048的存储器,EAB 的字长是可配置的,(5) 嵌入式阵列块EAB是在输入、输出口上带有寄存器的RAM块，是由一系列的嵌入式RAM单元构成。,图3-40 用EAB构成不同结构的RAM和ROM,EAB 可以用来实现乘法器,FLEX10K系列逻辑规模,管芯尺寸比较,工
9、艺改进促使供电电压降低,FPGA/CPLD多电压兼容系统,内核电压 3.3V、 2.5V或 1.8V,接受 2.5V、3.3V 或者 5.0V 输入,输出电位 标准 Vccio,FPGA/CPLD不同芯核电压器件流行趋势,4、FPGA/CPLD生产商,ALTERA,FPGA： FLEX系列：10K、10A、10KE，EPF10K30E APEX系列：20K、20KE EP20K200E ACEX系列：1K系列 EP1K30、EP1K100 STRATIX系列：EP1系列 EP1S30、EP1S120 CPLD： MAX7000/S/A/B系列：EPM7128S MAX9000/A系列,FPGA
10、： XC3000系列， XC4000系列， XC5000系列 Virtex系列 SPARTAN系列：XCS10、XCS20、XCS30 CPLD： XC9500系列：XC95108、XC95256,XILINX,LATTICE VANTIS （AMD）,ispLSI系列：1K、2K、3K、5K、8K ispLSI1016 、ispLSI2032、 ispLSI1032E、ispLSI3256A MACH系列 ispPAC系列：,其他PLD公司： ACTEL公司： ACT1/2/3、40MX ATMEL公司：ATF1500AS系列、40MX CYPRESS公司 QUIKLOGIC公司,CPLD,
11、SO MUCH IC！,FPGA CPLD,4、FPGA/CPLD生产商,ALTERA,FPGA： FLEX系列：10K、10A、10KE，EPF10K30E APEX系列：20K、20KE EP20K200E ACEX系列：1K系列 EP1K30、EP1K100 STRATIX系列：EP1系列 EP1S30、EP1S120 CYCLONE系列：EP1C20 EXCALIBUR系列： CPLD： MAX7000/S/A/B系列：EPM7128S MAX9000/A系列 MAX3000系列,3.5 FPGA/CPLD测试技术,3.5.1 内部逻辑测试,3.5.2 JTAG边界扫描测试,图3-41
12、 边界扫描电路结构,3.5.2 JTAG边界扫描测试,表3-1 边界扫描IO引脚功能,图3-42 边界扫描数据移位方式,3.5.2 JTAG边界扫描测试,图3-43 JTAG BST 系统内部结构,图3-44 JTAG BST系统与与FLEX器件关联结构图,图3-45 JTAG BST选择命令模式时序,TAP控制器的命令模式有：,SAMPLEPRELOAD指令模式,EXTEST指令模式,BYPASS指令模式,IDCODE指令模式,USERCODE指令模式,3.6 FPGA/CPLD产品概述,3.6.1 Lattice公司CPLD器件系列,1. ispLSI器件系列,ispLSI1000E系列,
13、ispLSI2000E/2000VL/200VE系列,ispLSI5000V系列,ispLSI 8000/8000V系列,2. ispLSI器件的结构与特点:,采用UltraMOS工艺。,系统可编程功能。,边界扫描测试功能。,加密功能。,短路保护功能。,3.6.2 Xilinx公司的FPGA和CPLD器件系列,1. Virtex E系列FPGA,2. Spartan器件系列,3. XC9500系列CPLD,4. Xilinx FPGA配置器件SPROM,5. Xilinx的IP核,3.6.3 Altera公司FPGA和CPLD器件系列,1. Stratix 系列FPGA,2. APEX系列FP
14、GA,3. ACEX系列FPGA,4. FLEX系列FPGA,5. MAX系列CPLD,6. Altera宏功能块及IP核,3.6.4 Altera公司的FPGA配置方式与器件系列,表3-2 Altera FPGA常用配置器件,3.7 CPLD和FPGA的编程与配置,图3-46 10芯下载口,表3-3 图3-46 接口各引脚信号名称,FPGA与CPLD的配置与编程方案,CPLD的编程方案,PC机,JTAG编程端口,CPLD,PC机,isp编程端口,CPLD,编程适配电路,编程适配电路,JTAG编程信号：TCK、TDO、TMS、TDI,CPLD,isp -IN-SYSTEM-PROGRAMMERBALE,LATTICE 的isp下载方式,ISP功能提高设计和应用的灵活性,减少对器件的触摸和损伤 不计较器件的封装形式,允许一般的存储 样机制造方便 支持生产和测试流程中的修改,允许现场硬件升级 迅速方便地提升功能,未编程前先焊接安装,系统内编程-ISP,在系统现场重编程修改,此接口既可作编 程下载口，也可作 JTAG接口,ALTERA 的 ByteBlaster（M
