《计算机组成原理（2020年10月整理）.pptx》由会员分享，可在线阅读，更多相关《计算机组成原理（2020年10月整理）.pptx（9页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理,三、名词解释 计算机系统：由硬件和软件两大部分组成，有多种层次结构。 主机：CPU、存储器和输入输出接口合起来构成计算机的主机。 主存：用于存放正在访问的信息 辅存：用于存放暂时不用的信息。 高速缓存：用于存放正在访问信息的付本。 中央处理器：是计算机的核心部件，由运算器和控制器构成。 硬件：是指计算机实体部分，它由看得见摸得着的各种电子元器件，各类光、电、机设备 的实物组成。 软件：指看不见摸不着，由人们事先编制的具有各类特殊功能的程序组成。 系统软件：又称系统程序，主要用来管理整个计算机系统，监视服务，使系统资源得到合 理调度，高效运行。 应用软件：又称应用程序，它是用户根
2、据任务需要所编制的各种程序。 源程序：通常由用户用各种编程语言编写的程序。 目的程序：由计算机将其翻译机器能识别的机器语言程序。 总线：是连接多个部件的信息传输线，是各部件共享的传输介质。 系统总线：是指CPU、主存、I/O 设备（通过 I/O 接口）各大部件之间的信息传输线。 通信总线：是指用于计算机系统之间或者计算机系统与其他系统（如控制仪表、移动通信） 之间的通信的线路。 按传送方式分并行和串行。串行通信是指数据在单条 1 位宽的传输线上，一位一位的按顺 序分时传送。并行通信是指数据在多条并行 1 位宽的传输线上，同时由源传送到目的地。 带宽：单位时间内可以传送的最大的信息量。 机器字长
3、：是指 CPU 一次并行处理数据的位数，通常与 CPU 的寄存器位数有关。 主存容量：是指主存中存放二进制代码的总位数。 机器数：符号位数字化，0 代表正数，1 代表负数。 定点数：小数点固定在某一位位置的数。 浮点数：小数点的位置可以浮动的数。 补码：带符号数据表示方法之一，正数的反码和原码相同，负数的反码是将二进制按位 取反后在最低位再加 1. 溢出：在计算机中，超出机器字长，发生错误的结果。 非编码键盘：采用软件判断键是否按下及设键、译键、计算键值的方法的键盘。 A/D 转换器：它能将模拟量转换成数字量，是计算机的输入设备。 I/O 接口：指主机与 I/O 设备之间设置的一个硬件电路及器
4、相应的软件控制。 端口：指接口电路中的一些寄存器，用来存放数据信息、控制信息和状态信息。 中断：计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机停止现行程 序的运行转向对这些异常情况或特殊请求处理，处理结束后再返回到现行程序的间断处，继 续执行源程序。 中断源：凡能向 CPU 提出中断请求的各种因素统称为中断源。 中断嵌套：计算机在处理中断的过程中，有可能出现新的中断请求，此时 CPU 暂停现行 中断服务程序，转向新的中断请求，这种现象称为中断嵌套。 优先级：为使系统能及时响应并处理发生的所有中断，系统根据引起中断事件的重要性,1,2,和紧迫程度，硬件将中断源分为若干个级别。 DM
5、A 方式：用硬件在主存与外设之间直接进行数据传送，不须 CPU，用软件控制。 指令系统：将全部机器指令的集合称为机器的指令系统。 寻址方式：是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与 硬件结构紧密相关，而且直接影响指令格式和指令功能。 指令周期：完成一条指令的时间，由若干机器周期组成。 机器周期：完成摸个独立操作，由若干时钟周期组成。 时钟周期：最基本时间单位，由主频决定。 微操作：在微程序控制器中，执行部件接受微指令后所进行的最基本的操作。 微指令：控制器存储的控制代码，分为操作控制部分和顺序控制部分，由微命令组成。 微程序：存储在控制存储器中的完成指令功能的程序，由
6、微指令组成。 控制存储器：CPU 内用于存放实现指令系统全部指令的微程序的只读存储器。 二、计算 设总线的时钟频率为 8MHZ，一个总线周期等于一个时钟周期。如果一个总线周期中 并行传送 16 位数据，试问总线的带宽是多少？ 解：由于：f=8MHz,T=1/f=1/8M 秒，因为一个总线周期等于一个时钟周期 所以：总线带宽=16/（1/8M） = 128Mbps=16MBps 在一个 32 位的总线系统中，总线的时钟频率为 66MHZ，假设总线最短传输周期为 4 个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？ 解：总线传输周期=4*1/66M 秒 总线的最大数据传
7、输率=32/(4/66M)=528Mbps=66MBps 若想提高数据传输率，可以提高总线时钟频率、增大总线宽度或者减少总线传输周期包含的 时钟周期个数。 在异步串行传送系统中，字符格式为：1 个起始位、8 个数据位、1 个校验位、2 个终 止位。若要求每秒传送 120 个字符，试求传送的波特率和比特率。 解：一帧包含：1+8+1+2=12 位 故波特率为：（1+8+1+2）*120=1440bps 比特率为：8*120=960bps 4.5. 什么是存储器的带宽？若存储器的数据总线宽度为 32 位，存取周期为 200ns，则存储 器的带宽是多少？ 解：存储器的带宽指单位时间内从存储器进出信息
8、的最大数量。 存储器带宽 = 1/200ns 32 位 = 160M 位/秒 = 20MB/秒（注：1ns=10-9s） 4.7. 一个容量为 16K32 位的存储器，其地址线和数据线的总和是多少？当选用下列不同 规格的存储芯片时，各需要多少片？ 1K4 位，2K8 位，4K4 位，16K1 位，4K8 位，8K8 位 解：地址线和数据线的总和 = 14 + 32 = 46 根； 选择不同的芯片时，各需要的片数为： 1K4：（16K32） / （1K4） = 168 = 128 片 2K8：（16K32） / （2K8） = 84 = 32 片 4K4：（16K32） / （4K4） = 48
9、 = 32 片 16K1：（16K32）/ （16K1） = 132 = 32 片 4K8：（16K32）/ （4K8） = 44 = 16 片 8K8：（16K32） / （8K8） = 24 = 8 片 6.4. 设机器数字长为 8 位（含 1 位符号位在内），写出对应下列各真值的原码、补码和反,3,码。 -13/64，-87 解：真值与不同机器码对应关系如下： 真值 -13/64 -87 原码 1.001 1010 1，101 0111 补码 1.1100110 1，0101001 反码 1.1100101 1，0101000 6.5. 已知x补，求x原和 x。 x1补=1.1100;
10、x2补=1.1001; x4补=1.0000; x5补=1,0101; x6补=1,1100; x8补=1,0000; 解：x补与x原、x 的对应关系如下： 真值 -1/4 -7/16 -1 -11 -4 -16 x 补 1.1100 1.1001 1.0000 1,0101 1,1100 1,0000 x 原 1.0100 1.0111 无 1,1011 1,0100 无 x -0.0100 -0.0111 -1.0000 -1011 -0100 -10000 6.9. 当十六进制数 9B 和 FF 分别表示为原码、补码、反码、移码和无符号数时，所对应的 十进制数各为多少（设机器数采用一位符
11、号位）？ 解：真值和机器数的对应关系如下： 原码 补码 移码 无符号数 9BH -27 -101 +27 155 原码 补码 移码 无符号数 FFH -128 -1 +128 256 6.12. 设浮点数格式为：阶码 5 位（含 1 位阶符），尾数 11 位（含 1 位数符）。写出-27/1024、 -86.5 所对应的机器数。要求如下： 阶码和尾数均为原码。 阶码和尾数均为补码。 阶码为移码，尾数为补码。 解：据题意画出该浮点数的格式： 阶符 1 位 阶码 4 位 数符 1 位 尾数 10 位 将十进制数转换为二进制: x1= -27/1024= -0.0000011011B = 2-5*(
12、-0.11011B） x3=-86.5=-1010110.1B=27*(-0.10101101B) 则以上各数的浮点规格化数为： （1）x1原=1，0101；1.110 110 000 0 x3原=0，0111；1.101 011 010 0 （2）x1补=1，1011；1.001 010 000 0 x3补=0，0111；1.010 100 110 0 （3）x1移补=0，1011；1.001 010 000 0 x3移补=1，0111；1.010 100 110 0 6.19. 设机器数字长为 8 位（含 1 位符号位），用补码运算规则计算下列各题。 （2）A=19/32，B=-17/12
13、8，求 A-B。 （4）A=-87，B=53，求 A-B。 解：（2）A=19/32= 0.100 1100B, B= -17/128= -0.001 0001B A补=00.100 1100, B补=11.110 1111 , -B补=00.001 0001 A-B补=A补+-B补 =00.1001100 + 00.0010001,=00.1011101 无溢出 A-B= 0.101 1101B = 93/128B （4）A= -87= -101 0111B, B=53=110 101B A补=11, 010 1001, B补=00, 011 0101, -B补=11, 100 1011 A
14、-B补=A补+-B补 = 11,0101001 + 11,1001011 = 10,1110100 溢出 6.21. 用原码加减交替法和补码加减交替法计算 xy。 （2）x=-0.10101， y=0.11011； （4）x=13/32， y= -27/32 。,Yf=1,4,（2）x原=1.10101 x*=0.10101 X*补=1.01011 Xf 0.10101 +1.00101 1.11010 0 1.10100 +0.11011 0.01111 0 0.11110 +1.00101 0.00011 011 0.00110 +1.00101 1.01011 0110 0.10110
15、+0.11011 1.10001 01100 1.00010 +0.11011 1.11101 011000,y原=0.11011 y*=0.11011 Y*补=0.11011 -y*补=1.00101 x/y原=1.11000 （4）做法相同，打表格太累，仅给出结果。x/y原=1.01111 三、应用 4.14. 某 8 位微型机地址码为 18 位，若使用 4K4 位的 RAM 芯片组成模块板结构的存储器， 试问： 该机所允许的最大主存空间是多少？ 若每个模块板为 32K8 位，共需几个模块板？ 每个模块板内共有几片 RAM 芯片？ 共有多少片 RAM？ CPU 如何选择各模块板？ 解：（1
16、）该机所允许的最大主存空间是：218 8 位 = 256K8 位 = 256KB （2）模块板总数 = 256K8 / 32K8 = 8 块 （3）板内片数 = 32K8 位 / 4K4 位 = 82 = 16 片,5,（4）总片数 = 16 片8 = 128 片 （5）CPU 通过最高 3 位地址译码输出选择模板，次高 3 位地址译码输出选择芯片。地址格 式分配如下： 4.29. 假设CPU 执行某段程序时共访问Cache 命中 4800 次，访问主存 200 次，已知 Cache 的存取周期为 30ns，主存的存取周期为 150ns，求 Cache 的命中率以及 Cache-主存系统 的平均访问时间和效率，试问该系统的性能提高了多少倍？ 解：Cache 被访问命中率为：4800/(4800+200)=24/25=96% 则 Cache-主存系统的平均访问时间为：ta=0.96*30ns+(1-0.96)*150ns=34.8ns Cache-主存系统的访问效率为：e=tc/ta*100%=30/34.8*100%=86.2% 性能为原来的 150ns/34.8ns=4.31 倍，
