《2013现代交换技术第二章ppt课件》由会员分享，可在线阅读，更多相关《2013现代交换技术第二章ppt课件（68页珍藏版）》请在金锄头文库上搜索。
1、第二章 数字交换和数字交换网络,第二章 数字交换和数字交换网络,本章内容：数字交换原理 T型时分接线器 S型时分接线器 多级时分接线器 阻塞的概念与计算 本章重点： T型接线器、S型接线器 时隙计算方法、T-S-T网络 本章难点：复用器的工作原理 TST网络的灵活应用,2.1 数字交换原理,2.1.1 数字交换,1、交换机的任务 是要通过数字交换网络来实现任意两个用户之间的语音交换，即要在这两个用户之间建立一条数字话音通道。,2、数字交换的本质 完成两个用户不同时隙内的信息交换。,2.1.1 数字交换,交换网络,2.1.2 时隙交换原理,时序开关K入和K出同步旋转（以每秒旋转8000周）。,在
2、TS1时隙时，K入和K出分别与接点1#入和1#出相连接。 输入端将话音信息a就存入话音存储器的1#单元。 输出端将2#单元内存放的话音信息b送给TS1用户。,2.1.2 时隙交换原理,TS1,b,a,TS2,在TS2时隙时，K入和K出分别与接点2#入和2#出相连接。 输入端将话音信息b就存入话音存储器的2#单元。 输出端将1#单元内存放的话音信息a送给TS2用户。,2.1.2 时隙交换原理,a,b,c,n,TS1,b,a,n,TS2,TS3,在TS3时隙时，K入和K出分别与接点3#入和3#出相连接。 输入端将话音信息c就存入话音存储器的3#单元。 输出端将N#单元内存放的话音信息n送给TS3用
3、户。,2.1.2 时隙交换原理,TS1,b,a,n,TS2,TS3,TSN,c,在TSN时隙时，K入和K出分别与接点N#入和N#出相连接。 输入端将话音信息n就存入话音存储器的N#单元。 输出端将3#单元内存放的话音信息c送给TSN用户。,2.1.2 时隙交换原理,TS1,b,a,n,TS2,TS3,TSN,c,2.1.2 时隙交换原理,A,B,数字交换网络,2.1.2 时隙交换原理,2.1.3 数字交换网络,时隙交换的实质就是将一个话音信息由某个时隙搬移至另一个时隙，由时分接线器来完成的。,数字交换网络仅使用时分接线器是不够的，还必须利用空间交换来扩大其容量。,空间交换是将信息由这一条复用线
4、上交换到另一条复用线上，时隙不变。,数字交换网络包括时分接线器和空间接线器两种基本部件，分别用于完成时间交换和空间交换。,2.2 T型时分接线器,2.2.1 T接线器的基本组成,由话音存储器（SM）和控制存储器（CM）组成。 完成同一时分复用线中不同时隙的信息交换。,2.2.1 T接线器的基本组成,2、控制存储器（CM） 存放话音存储器的地址信息，以便能够控制话音存储器的写入或读出。 每个存储单元对应一个话路时隙。 单元内容的位数等于log2N。,话音存储器的地址信息,单元数N=复用线时隙数,CM,2.2.2 T接线器的工作原理,一、读出控制方式,SM：在定时脉冲控制下顺序写入话音信息； 在C
5、M控制下，将CM内容作为SM的读出地 址，读出SM相应单元的话音信息。,CM：在中央处理机控制下写入； 在定时脉冲控制下读出。,写,时钟控制计数器,i,A,j,B,写,CPU控制,j,i,j,i,读,时钟,顺序写入，控制读出,2.2.2 T接线器的工作原理,写,时钟控制计数器,1,A,8,B,写,CPU控制,8,1,8,1,读,时钟,顺序写入，控制读出（TS1TS8）,2.2.2 T接线器的工作原理,二、写入控制方式,SM：在CM控制下，将CM内容作为SM的写入地 址，把话音信息写入到SM相应单元中； 在定时脉冲控制下顺序读出话音信息。,CM：在中央处理机控制下写入； 在定时脉冲控制下读出。,
6、2.2.2 T接线器的工作原理,i,B,j,A,写,CPU控制,j,i,j,i,读,时钟,读,时钟控制计数器,2.2.2 T接线器的工作原理,2.2.3 T接线器的电路组成,T接线器由SM、CM、复用器、分路器四部分组成,一、复用器,基本功能：串并变换和并路复用,基本组成：包含移位寄存器、锁存器、8选1电子选择器三个组成部分。,1、串行码和并行码,串行码：是指各时隙内的8位码D0D7是按时间的 顺序依次排列。,并行码：是指各时隙内的8位码D0、D1、D7分 别同时出现在8条线上。,一、复用器,一、复用器,问题： 1、串行码如何变成并行码？ 2、如何完成时隙复用？ 3、复用后时隙如何排列？ 4、
7、传输速率有何变化？,一、复用器,2、串/并变换,一、复用器,2、串/并变换,一、复用器,2、串/并变换,一、复用器,2、串/并变换,一、复用器,把8个HW的并行码按一定的次序排列送到8条输出线上。,3、并路复用,8选1选择器完成8条HW线（每位）复用到1条新的输出线上，8位并行码分别在8条输出线上。,时钟CP1的速率是并行码速率的8倍，并行码输出速率为2048kbit/s。 （16端PCM时为并行码速率的16倍，即4096kbit/s）,一、复用器,HW0TS0对应于总时隙的TS0 ，HW1TS0对应于总时隙 的TS1 ， HW0TS1对应于总时隙的TS8 ， HW7TS31对应于总时隙的TS
8、255,4、控制时序,总时隙TS号=HW线时隙号8+HW号,A7A6A5A4A3A2A1A0 可以通过CP的分频获得。,一、复用器,二、分路器,基本功能：完成复用器的反变换,基本组成：包含锁存器和移位寄存器组成。,锁存器：数据隔离、数据缓存。 位脉冲：CPTDi（i=07）用于控制各HW的 并行码分别存到相应的锁存器。 移位寄存器：完成并/串变换。 TD0CP使各移位寄存器同时置数，以便同步。,二、分路器,三、话音存储器,基本组成：由RAM和相应的控制逻辑组成。,三、话音存储器,1、顺序写入,2、控制读出,三、话音存储器,四、控制存储器,基本组成：由RAM、锁存器、比较器、读写控 制器组成。,
9、基本组成：由RAM、锁存器、比较器、读写控 制器组成。,四、控制存储器,2.2.4 T接线器的实际电路与应用,如何实现SDI3TS5SDO1TS20,2.2.4 T接线器的实际电路与应用,如何实现SDI3TS5SDO1TS20,给0#控制寄存器（A5=0，A4A0=00000）写入8位控制信息“00010001”（即D7D0=00010001）。其中，D7=0表示非分离方式，D6=0表示交换方式，D4D3=10表示指向接续存储器低8位，D2D1D0=001表示输出码流号“1”（SDO1），D5备用。,2.2.4 T接线器的实际电路与应用,如何实现SDI3TS5SDO1TS20,给接续存储器20
10、#信道（A5=1，A4A0=10100，对应于输出时隙号20）所对应的存储单元写入低8位控制信息“01100101”（即D7D0=01100101）。其中，A5=1表示指向接续存储器，D7D6D5=011表示SDI3，D4D3D2D1D0=00101表示TS5。,2.2.4 T接线器的实际电路与应用,如何实现SDI3TS5SDO1TS20,给0#控制寄存器（A5=0，A4A0=00000）写入8位控制信息“00011001”（即D7D0=00011001）。其中，D7=0表示非分离方式，D6=0表示交换方式，D4D3=11表示指向接续存储器高3位，D2D1D0=001表示输出码流号“1”（SD
11、O1），D5备用。,2.2.4 T接线器的实际电路与应用,如何实现SDI3TS5SDO1TS20,给接续存储器20#信道（A5=1，A4A0=10100，对应于输出时隙号20）所对应的存储单元写入高3位控制信息“00000001” 。其中，D7D6D5D4D3备用，D2=0表示交换方式，D1=0表示从CBO输出内容为“0”，D0=1表示当ODE=1、控制寄存器D6=0时允许将数据存储器中的数据输出到相应码流和时隙中。,T型时分接线器,要点： 1、完成同一时分复用线中不同时隙的信息交换 2、SM的内容是PCM话音信息（8位） 3、SM的单元数取决于HW线的时隙数 4、CM单元数与SM单元数相同
12、5、CM单元内容位数取决于入线或出线的时隙数 位数=log2N,T接线器的工作原理,SM：读出控制方式 在定时脉冲控制下顺序写入话音信息； 在CM控制下，将CM内容作为SM的读出地 址，读出SM相应单元的话音信息。 SM：写入控制方式 在CM控制下，将CM内容作为SM的写入地 址，把话音信息写入到SM相应单元中； 在定时脉冲控制下顺序读出话音信息。 CM：在中央处理机控制下写入； 在定时脉冲控制下读出。,2.3 S型时分接线器,2.3.1 S接线器的基本组成,由mn交叉矩阵和控制存储器（CM）组成。 在某一时隙内，将一根入线与某根出线接通，实 现空间交换。 CM与T接线器的CM结构基本相同。,
13、交叉接点Kij的接通或断开由CM控制下完成,2.3.2 S型接线器的工作原理,输出控制方式, CM按出线进行配置，即每个CM对应一条出线。,输出控制方式, CM的内容用于指定本出线与哪一条入线接通。 CM单元数等于HW时隙数。 CM的 i 单元内容为 j ，表示在 i 时隙内要将入线 j与本出线接通。,2.3.2 S型接线器的工作原理,输入控制方式, CM按入线进行配置，即每个CM对应一条入线。,2.3.2 S型接线器的工作原理,输入控制方式, CM的内容用于指定本入线与哪一条出线接通。 CM单元数等于HW时隙数。 CM的 i 单元内容为 j ，表示在 i 时隙内要将出线 j与本入线接通。,2
14、.3.2 S型接线器的工作原理,S型时分接线器,要点： 1、控制存储器的数量取决于入线或出线的数量 2、控制存储器的单元数取决于HW线的时隙数 3、控制存储器单元内容位数取决于入线或出线 的数量,2.4 多级时分交换网络,2.4.1 T-S-T型时分交换网络,基本组成：由输入级T接线器（TA）、输出级T接线器（TB）和中间S接线器组成。 控制方式 读写方式：TA读出控制、TB写入控制、S输出控制。 写读方式：TA写入控制、TB读出控制、S输出控制。,一、读-写方式的TST网络,1、中间时隙的选择,HW0TS3经复用后变为TS24=38+0 HW127TS31经复用后变为TS255=318+7
15、AB方向：选取中间时隙ITS2 CMA0的2#单元内容为“24” CMS15的2#单元内容为“0” CMB15的2#单元内容为“255”,2、工作原理,BA方向： 反相法：选取中间时隙ITS130 CMA15的130#单元内容为“255” CMS0的130#单元内容为“15” CMB0的130#单元内容为“24”,2、工作原理,一、写-读方式的TST网络,选取中间时隙ITS2 CMA0的24#单元内容为“2” CMS15的2#单元内容为“0” CMB15的255#单元内容为“2”,1、AB方向,反相法：选取中间时隙ITS130 CMA15的255#单元内容为“130” CMS0的130#单元内容为“15” CMB0的24#单元内容为“130”,2、BA方向,三、TST网络的分析,1、输入级T与输出级T的安排,话音信息存储单元 读-写方式：话音信息只能顺序写入到输入时隙号 一致的SMA单元中，仅一种选择。 写-读方式：话音信息可以写入到由CPU任意指定 的SMA单元中，有多种选择。,内部链路测试 读-写方式：内部链路有CPU控制，有多种选择。 写-读方式：内部链路与用户的输入时隙号一致， 仅一种选择。 结论：写-读方式可靠性高，测试维护方便。,三、TST网络的分析,2、控制存储器的合用,（1）读-写方式下的合用 CMA0的2#单元中存入“24” CMB0的130#单元中存入
