《第5章-锁存器与触发器-习题与参考答案36-66》由会员分享，可在线阅读，更多相关《第5章-锁存器与触发器-习题与参考答案36-66（33页珍藏版）》请在金锄头文库上搜索。
1、第5章 锁存器与触发器 习题与参考答案题5-1 画出图题5-1所示的SR锁存器输出端Q、端的波形，输入端与的波形如图所示。（设Q初始状态为0）图题5-1解：题5-2 画出图题5-2所示的SR锁存器输出端Q、端的波形，输入端S与R的波形如图所示。（设Q初始状态为0）图题5-2解：题5-3 画出图题5-3所示的电平触发SR触发器输出端Q、端的波形，输入端S、R与CLK的波形如图所示。（设Q初始状态为0）图题5-3解：题5-4 画出图题5-4所示的电平触发D触发器输出Q端的波形，输入端D与CLK的波形如图所示。（设Q初始状态为0）图题5-4解：题5-5 画出图题5-5所示的边沿触发D触发器输出端Q端
2、的波形，输入端D与CLK的波形如图所示。（设Q初始状态为0）图题5-5解：题5-6 画出图题5-6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。（设Q初始状态为0）图题5-6解：题5-7 试画出图题5-7所示电路输出端Q1、Q0端的波形，CLK的波形如图所示。（设Q初始状态为0）图题5-7解：题5-8 画出图题5-8所示的JK触发器输出Q端的波形，输入端J、K与CLK的波形如图所示。（设Q初始状态为0）图题5-8解：题5-9 画出图题5-9所示的正边沿触发JK触发器输出Q端的波形，输入端J、K与CLK的波形如图所示。（设Q初始状态为0）图题5-9解：题5-10 画出图题5-10所示的
3、JK触发器输出端Q端的波形， CLK的波形如图所示。（设Q初始状态为0）图题5-10解：题5-11 画出图题5-11所示的脉冲JK触发器输出Q端的波形，输入端J、K与CLK的波形如图所示。（设Q初始状态为0）图题5-11解：题5-12试画出图题5-12所示电路输出端Q1、Q0端的波形， CLK的波形如图所示。（设Q初始状态为0）图题5-12解：题5-13试画出图题5-13所示T触发器输出Q端的波形，输入端CLK的波形如图所示。（设Q初始状态为0）图题5-13题5-14试画出图题5-14所示各触发器输出Q端的波形， CLK、A和B的波形如图所示。（设Q初始状态为0）图题5-14解：对于Q1：对于
4、Q2：对于Q3： 题5-15试画出图题5-15所示各触发器输出Q端的波形， CLK的波形如图所示。（设Q初始状态为0）图题5-15解： 题5-16 试画出图题5-16所示触发器输出Q端的波形， CLK的波形如图所示。（设Q初始状态为0）图题5-16解：题5-17 试画出图题5-17所示电路中触发器输出Q1、Q2端的波形， CLK的波形如图所示。（设Q初始状态为0）图题5-17解： 题5-18 试画出图题5-18所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。（设Q初始状态为0）图题5-18解： 题5-19 试画出图题5-19所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波
5、形如图所示。（设Q初始状态为0）图题5-19解： 题5-20 试画出图题5-20所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。（设Q初始状态为0）图题5-20解： 题5-21 试将D触发器转换成JK触发器。题5-22 试将JK触发器转换成D触发器。两式对比有：第6章 习题与参考答案题6-1 用文字描述图题6-1所示的状态图，并说明是何种类型状态机。图题6-1解：状态A：如果输入为0，转移到状态A，输出0 如果输入为1，转移到状态B，输出0状态B：如果输入为0，转移到状态A，输出0 如果输入为1，转移到状态C，输出0状态C：如果输入为0，转移到状态A，输出0如果输入为1，转移到状
6、态D，输出0状态D：如果输入为0，转移到状态A，输出0如果输入为1，转移到状态D，输出1该状态为梅里状态机。题6-2 试写出图题6-2所示状态图的状态表。图题6-2解：（1）输入现态/输出次态S=0S0/SZ=0S1S=1S1/ SZ=0S2S2 /SZ=1S0（2）输入/输出现态次态S=1 /M=0S0S1S=0/M=0S1S2S=1/M=0S2S3S=0/M=1S3S0题6-3 试画出图题6-3所示的状态表的状态图。解：图题6-3题6-4 试写出图题6-4所示电路的驱动方程、状态方程、输出方程与状态图，并按照所给波形画出输出端Y的波形。图题6-4解：左图：驱动方程： 状态方程： 输出方程：
7、右图：驱动方程： 状态方程： 输出方程：由于状态方程=输出方程与左图一样，因此具有与左图相同的状态表、状态图与时序图。题6-5 分析图题6-5所示的电路。写出驱动方程、状态方程、输出方程，画出状态表和状态图，并说明是何种状态机。图题6-5解FF0驱动方程： 状态方程：FF1驱动方程： 状态方程：输出方程：状态表如下：状态机如下：可以看出是摩尔状态机。题6-6 分析图题6-6所示的电路。写出驱动方程、状态方程、输出方程，画出状态表和状态图，并说明是何种状态机。图题6-6解：驱动方程： 状态方程： 状态方程：输出方程：该状态机是摩尔状态机。题6-7 分析图题6-7所示的电路。写出驱动方程、状态方程
8、、输出方程，画出状态表和状态图，并说明是何种状态机。图题6-7解： FF0驱动方程： 状态方程： FF1驱动方程： 状态方程：输出方程：该状态为梅里状态机。状态表与状态图如下：题6-8题6-14的分析方法与上述题目的分析方法相同，这里留给读者。题6-15图题6-15所示的是5位右移寄存器与输入信号DATA、时钟CLK的波形图，若寄存器初始状态为00000，试画出寄存器输出Q4Q0的波形图。图题6-15解：题6-16 图题6-16所示的是8位右移寄存器74HC164符号、输入信号DATA、时钟CLK的波形图，若寄存器初始状态为00000000，试画出寄存器输出QFQA的波形图。图题6-16解：题
9、6-17 图题6-17所示的是8位右移寄存器74HC164与共阳数码管的连接图，其输入信号DATA、时钟CLK的波形图，若寄存器初始状态为00000000，试画出74HC164输出QFQA的波形图，并说明数码管显示的数字是多少？图题6-17解：显示数字1题6-18 图题6-18所示的是并入串出8位右移寄存器74HC165的连接图，以及输入信号CLKINH、移位/置数信号与时钟CLK的波形图，若74HC165并入数据为11100101，试画出74HC165输出Y的波形图。图题6-18解：题6-19 试用上升沿D触发器构成异步3位二进制加法计数器，要求画出逻辑电路图，以及计数器输入时钟CLK与D触
10、发器输出端Q2Q0的波形图。题6-20 同题6-19，将所设计计数器改为减法计数器。题6-21 试用上升沿JK触发器构成异步3位二进制加法计数器，要求画出逻辑电路图，以及计数器输入时钟CLK与JK触发器输出端Q2Q0的波形图。题6-22 同题6-21，将所设计计数器改为减法计数器。题6-23 试用上升沿JK触发器构成同步3位二进制加法计数器，要求画出逻辑电路图。解：题6-24 图题6-24所示为异步4位二进制加法计数器74LS293组成的计数器电路，试说明该计数电路是多少进制计数器，并说明复位信号RESET的有效电平，图题6-24解：RESET有效电平为低电平。该计数器是13进制计数器。题6-
11、25 图题6-25所示为具有同步清除功能的同步四位二进制加法计数器74LS163组成的计数器电路，试说明该计数电路是多少进制。图题6-25 解：该电路是异步清零6进制计数器。题6-26 图题6-26所示为具有异步清除功能的同步四位二进制加法计数器74LS161组成的计数电路，试说明该计数电路是多少进制。图题6-26解： 异步清零5进制计数器。题6-27 图题6-27所示为具有同步预置功能的同步四位二进制加法计数器74LS161组成的计数电路，试说明该计数电路是多少进制。图题6-27解：该电路是同步置数6进制计数器。题6-28 图题6-28所示为具有同步预置功能的同步四位二进制加法计数器74LS
12、161组成的计数电路，试说明该计数电路是多少进制。图题6-28解：该计数器是同步置数12进制。置入数为3，数14时准备好置数条件，再加一个计数脉冲，置入数3。 题6-29 试判断图题6-29所示为电路为多少进制计数器，是同步电路还是异步电路。图题6-29解：上图：同步级连100进制计数器。 下图：异步级连100进制计数器。题6-30 试画出图题6-30所示电路的状态图，并画出时钟CLK作用下的Y端波形。 图题6-30解：状态顺序为：6、7、8、E、F、0、6、7、8、E、F写成二进制为：0000 0110 0111 1000 1110 1111 0000，因此Y（D）端的波形如下。下图中a.是
13、计数器输出。题6-31 试分析图题6-31所示电路的功能。图题6-31解：该电路具有移位寄存器功能。（图中a1a4是计数器输出）【题6-32】 试用74LS161采用反馈置数法组成十一进制计数器。解：当计数到10时，再来计数脉冲上升沿，置数0。【题6-33】 试用74LS160采用反馈清零法组成七进制计数器。解：当计数到7时，产生异步清零，因此数字7只出现一瞬间。【题6-34】 试用2片74LS161采用整体反馈清零法组成128进制计数器。解：采用同步连接方式，当计数到16*8=128时，产生反馈清零动作。【题6-35】 试用2片74LS161采用整体反馈置数法组成128进制计数器。解：当计数到高位为7时，准备置数动作，当低位进位RCO为1时，高位时钟的上升沿到达后，高位置数0，而低位从F返回
