《PLD器件基础及开发系统介绍》由会员分享，可在线阅读，更多相关《PLD器件基础及开发系统介绍（34页珍藏版）》请在金锄头文库上搜索。
1、PLD器件基础及开发系统介绍,可编程逻辑器件基础 ABEL语言介绍 ispEXPERT System介绍,可编程逻辑器件基础,集成逻辑器件的分类,集成逻辑器件的特点,含CPU的微处理器 在时钟脉冲作用下不断执行用户的软件程序，用户编程并不对其硬件结构产生影响，它的工作速度一般较低； 标准逻辑器件 使用方便、价格便宜，但其规模一般较小，一个数字系统往往要用几十片甚至上百片标准逻辑器件来完成； 半定制、全定制ASIC 产品开发需要半导体厂家参与，周期长、费用高，其开发不可能普及； PLD器件 （1）逻辑功能可编程。（2）器件规模很大。（3）工作速度很高。（4）使用相对复杂。,PLD的基本结构,输入
2、电路产生输入变量的原变量和反变量 与阵列产生输入变量的与项（乘积项） 或阵列对乘积项有选择地进行或运算 输出电路产生输出信号，提供反馈信号,PLD的工作原理,在数字电路的设计中，输出总可以用“与或”形式的逻辑函数来表示，从而用若干与门和或门就可以实现这个逻辑函数。而PLD器件内部电路的核心就是与阵列和或阵列，因此可以用来实现任意函数。,例如，对逻辑函数 ，用PLD表示法连接后的完整逻辑图如图所示。,传统设计方法：设计要求真值表函数表达式化简或变换电路图,现代设计方法：设计要求用HDL语言描述功能编译、化简和仿真逻辑综合下载到可编程器件,常见HDL语言：ABELHDL语言、VHDL语言、Veri
3、log语言,HDL语言描述方法：逻辑方程、高级语言、真值表、状态图描述等,用PLD设计数字逻辑电路的方法,例：如一个四位二进制数A4A3A2A1，试设计一个判断电路，当四位二进制数大于等于2，小于等于10时，输出为“1”，其它为逻辑“0”。,真值表（略） 逻辑式（略） 化简，得： 电路图（略）,逻辑功能的硬件语言描述,解： （一）用传统设计方法：,（二）用ABELHDL语言描述如下：,MODULE decode “定义设计模块名为decode A4，A3，A2，A1 PIN； “定义输入信号 Z PIN； “定义输出信号 A=A4.A1； “定义集合 EQUATIONS “表示以下用逻辑方程描
4、述功能 WHEN(A=2):“,.?,共计个 ASCII码字符,标识符,标识符必须以字母或下划线开始； 标识符最长不能超过31个字符； 除第一个字符外，标识符可以包含大写字母，小写字母，数字及下划线，但不允许出现空格； 标识符与大小写字母有关； 关键字不能用作标识符。,标识符是由标识器件、器件引脚、节点、集合、输入输出信号等的合法字符串组成。,关键字,注意,与标识别符不同，关键字不区分大小写！,关键字又称保留标识符，它代表某种处理功能。 CASEDEVICEELSEENABLEEND ENDCASEENDWITHEQUATIONSFLAGFUSES GOTOIFINISTYPELIBRARY
5、MACROMODULENODEPINSTATE STATE_DIAGRAMTEST_VECTORSTHENTITLE TRUTH_TABLEWITH,字符串,例,TITLE 1 bit full adder；,字符串是包含在单引号内的合法字符序列，通常用于标题语句、标记语句以及管脚和节点说明语句。,注释段,注释是对源文件的进一步解释，注释段以双引号开始，以另一个双引号或换行符结束。,MODULE Basic_logic “gives the module a name”,例,数的表示,可用二进制、八进制、十进制和十六进制来表示。,常量,常量用来表示值不变的量。常量可以分为：一般常量和特殊常量。
6、,注意,特殊常量值用大小写均可，但前后两个“.”不能省略！,运算及运算符,表达式及等式,表达式是标识符和运算符的组合，表达式中各种运算具有不同的优先级,集合,集合用来表示成组或成批处理的信号或常量，集合中的每一个独立分量称为该集合的元素。引入集合的目的是为了简化书写，并使可读性更好。集合有两种定义方法：,枚举法： Din = D7,D6,D5,D4,D3,D2,D1,D0 ; 界限符法： Din = D7.D0 ；,注意,枚举法与界限符法可以联合使用。 只有类型相同、长度相同的集合才可一起参与运算。,ABEL源文件的基本结构,ABEL源文件是由一个或多个相互独立的模块组成，每个模块包括一个或多
7、个完整的逻辑描述。简单的源文件可以只包含一个模块，而复杂的源文件可能包括多个模块。,MODULE模块名 接口说明语句 标题语句 说明语句 布尔方程段、真值表段、状态图段、 熔丝状态段、异或因子段 测试矢量段 END 模块名,模块基本结构如下：,模块说明语句,格式： MODULE模块名 END模块名,行末没有分号。 若将该模块作为一个自定义元件（宏块），则模块名应与自定义元件名相同。,注意,例： MODULE 1_bit_adder END,标题语句,字符串通常为该模块的内容提示。 标题语句不影响任何逻辑描述及运算结果，可以省略。,格式： TITLE字符串;,例： TITLE4 bit bina
8、ry counter;,注意,器件说明语句,格式： 器件标识符DEVICE字符串;,例： U1DEVICEP16V8C;,器件说明语句用来把模块中所用器件的标识符与实际PLD器件相联系。 在ispEXPERT软件中，该语句可忽略。,注意,管脚及节点说明语句,管脚标识符要与管脚号一一对应，但在ispEXPERT中管脚号可以省略。 缺省情况下，管脚属性为组合型COM。 一个信号可以包含多个属性。,格式： 标识符 PIN(或NODE) ISTYPE 属性;,例： A pin; B,Cpinistype REG; Z1,Z2 node istype COM;,注意,常量说明语句,例： C,X=.C.,
9、.X.; ON,OFF=0,1;,格式： 标识符常量表达式;,逻辑方程描述,格式： EQUATIONS 逻辑方程式;,例： equations S=!A,组合型输出赋值为“=”，寄存器型输出赋值为“：=”。 在逻辑方程描述中可以使用WHEN-THEN-ELSE语句。,注意,WHEN-THEN-ELSE语句,例： when (A=B) then Z=0; else Z=1;,若有多个逻辑方程，可以放在大括号中。 WHEN-THEN-ELSE语句可以嵌套使用。,注意,格式： WHEN 条件 THEN 逻辑方程1; ELSE 逻辑方程2;,真值表描述,格式： TRUTH_TABLE(输入标识符集-输
10、出标识符集) 输入值-输出值; TRUTH_TABLE(输入标识符集:输出标识符集) 输入值:输出值;,例： truth_table(A,B-S) 0,0-0; 0,1-1; 1,0-1; 1,1-0;,状态图描述,格式： STATE_DIAGRAM状态寄存器标识符 状态表达式：方程式；,状态图是一种直观描述时序逻辑的方法，状态图描述方式是由状态图标题语句，状态描述语句和状态转移语句三部分组成。,具体见时序电路,测试矢量,测试矢量与真值表描述在形式上相似。,格式： TEST_VECTORS(输入标识符集-输出标识符集) 输入值-输出值;,例： TEST_VECTORS(A,B-S) 0,0-0
11、; 0,1-1; 1,0-1; 1,1-0;,注意,指示字,格式： directive options；,指示字的作用就是指导编译软件对源文件作相应的处理。灵活地应用指示字可以简化源文件的编写和调试。引导指示字的关键词为“” 。,ABEL语言中的指示字为： ALTERNATE CARRY CONST DCSET DCSTATE EXPR EXIT IF IFB IFDEF IFIDEN IFNB IFNDEF IFNIDEN INCLUDE IRP IRPC MESSAGE ONSET PAGE RADIX REPEAT SETSIZE STANDARD,常用指示字：,例： STATE_DIA
12、GRAM “状态图描述 CONST n=0； REPEAT 10 STATE n：IF (nS)“四位全加器测试矢量 const m=0;“定义常数变量m repeat 16 const n=0; “定义常数变量n repeat 16 m,n,0-(m+n); m,n,1-(m+n+1); const n=n+1; const m=m+1;,格式：CONST id=expr；用于对新的常量进行定义；,格式：REPEAT number_expr block；将某些语句重复执行若干次。,ispEXPERT System介绍,概述,ispEXPERT System集成开发软件是由Data I/O公司
13、开发的一个通用的可编程逻辑器件开发软件。能够支持Lattice公司的ispLSI、pLSI、ispGAL、ispGDS器件及全新系列GAL器件的设计、编译和逻辑模拟。 ispEXPERT System支持原理图输入和ABEL硬件描述语言（HDL）输入，还包括编译、模拟和仿真的功能。I Lattice的pDS+ Synario适配软件与ispEXPERT紧密结合，形成多层次逻辑综合、自动逻辑分割与自动器件映射功能。,Synario使用步骤,具体操作,初始工作：启动、创建项目、选择器件等 输入原理图 自定义元件（宏块，Block Symbol) 选择逻辑门和I/O PAD元件 连线：小方框消失则说
14、明已连好 命名节点（Net） 添加I/O标注 定义管脚属性 输入ABEL源文件 建立测试向量 资源编译（自下而上）、优化 查看仿真结果 器件适配并产生JEDEC文件、查看报告 下载JEDEC文件到器件、进行功能测试,实例1四位奇偶校验器,MOUDLE XOR4 TITLE 4 BITS ODD AND EVEN VERIFY A,B,C,D,Z PIN ISTYPE COM; Z1,Z2 NODE; EQUATIONS Z1=A$B; Z2=C$D; Z=Z1$Z2; TEST_VECTORS(A,B,C,D-Z) 0,0,0,0-0; 0,0,1,0-1; 1,1,0,0-0; 1,0,1,1-1; 1,1,1,1-0; END,实例2八位奇偶校验器,MODULE XOR8 A,B,C,D,E,F,G,H,Z PIN ISTYPE COM; ABC=A,B,C,D,E,F,G,H; TEST_VECTORS(ABC-Z) B00000000-0; B00001000-1; B01000010-0; B10011000-1; B00111010-0; B10111010-1; B11100111-0; B11111101-1; B11111111-0; END,
