《MCP2515数据手册》由会员分享，可在线阅读，更多相关《MCP2515数据手册（84页珍藏版）》请在金锄头文库上搜索。
1、 2005 Microchip Technology Inc.初稿初稿DS21801D_CN 第 1 页 MCP2515 特性特性 完全支持 CAN V2.0B 技术规范，通讯速率为 1 Mb/s： - 0-8 字节长的数据字段 - 标准和扩展数据帧及远程帧 接收缓冲器、验收屏蔽寄存器和验收滤波寄存器： - 两个接收缓冲器，可优先存储报文 - 六个 29 位验收滤波寄存器 - 二个 29 位验收屏蔽寄存器 对头两个数据字节进行滤波 （针对标准数据帧） 三个发送缓冲器，具有优先级设定及发送中止功能 高速 SPI 接口 （10 MHz） ： - 支持 0,0 和 1,1 的 SPI 模式 单触发模
2、式确保报文发送只尝试一次 带有可编程预分频器的时钟输出引脚： - 可用作其他器件的时钟源 可用起始帧信号 （Start-of-Frame， SOF） ，用于 监控 SOF 信号： - 可用于时隙协议和或总线诊断以检测早期总 线性能退化 带有可选使能设定的中断输出引脚 “缓冲器满”输出引脚可配置为： - 各接收缓冲器的中断引脚 - 通用数字输出引脚 “请求发送 （Request-to-Send， RTS） ”输入引 脚可各自配置为： - 各发送缓冲器的控制引脚，用于请求立即发送 报文 - 通用数字输入引脚 低功耗的 CMOS 技术： - 工作电压范围 2.7V 至 5.5V - 5 mA 典型工
3、作电流 - 1 A 典型待机电流 （休眠模式） 工作温度范围： - 工业级 （I） ：-40C 至 +85C - 扩展级 （E） ：-40C 至 +125C 说明说明 Microchip 的 MCP2515 是一款独立控制器局域网络 （Controller Area Network， CAN）协议控制器，完全 支持 CAN V2.0B 技术规范。该器件能发送和接收标准 和扩展数据帧以及远程帧。 MCP2515 自带的两个验收 屏蔽寄存器和六个验收滤波寄存器可以过滤掉不想要的 报文，因此减少了主单片机（MCU） 的开销。MCP2515 与 MCU 的连接是通过业界标准串行外设接口（Searial
4、 Peripheral Interface， SPI）来实现的。 封装类型封装类型 TXCAN RXCAN VDD RESET CS SO MCP2515 1 2 3 4 18 17 16 15 SI SCK INT RX0BF 14 13 12 11 RX1BF10 OSC2 OSC1 CLKOUT/SOF TX2RTS 5 6 7 8 Vss9 TX0RTS TX1RTS MCP2515 TXCAN RXCAN TX0RTS OSC1 CLKOUT/SOF OSC2 CS VDD RESET SO SCK INT SI RX0BF RX1BFVSS TX1RTS TX2RTS NCNC 1
5、3 12 1 2 3 4 5 6 7 8 9 20 19 18 17 16 15 14 1110 18 引脚引脚 PDIP/SOIC 20 引脚引脚 TSSOP 带有带有 SPI 接口的独立接口的独立 CAN 控制器控制器 MCP2515 DS21801D_CN 第 2 页初稿初稿 2005 Microchip Technology Inc. 注：注： 2005 Microchip Technology Inc.初稿初稿DS21801D_CN 第 3 页 MCP2515 1.0器件概述器件概述 MCP2515是一款独立CAN控制器， 可简化需要与CAN 总线连接的应用。图 1-1 简要显示了
6、MCP2515 的结构 框图。该器件主要由三个部分组成： 1.CAN 模块，包括 CAN 协议引擎、验收滤波寄存 器、验收屏蔽寄存器、发送和接收缓冲器。 2.用于配置该器件及其运行的控制逻辑和寄存器。 3.SPI 协议模块。 图 1-2 显示了该器件的典型系统应用。 1.1CAN 模块模块 CAN 模块的功能是处理所有 CAN 总线上的报文接收和 发送。报文发送时，首先将报文装载到正确的报文缓冲 器和控制寄存器中。通过 SPI 接口设置控制寄存器中的 相应位或使用发送使能引脚均可启动发送操作。通过读 取相应的寄存器可以检查通讯状态和错误。 会对在CAN 总线上检测到的任何报文进行错误检查，然后
7、与用户定 义的滤波器进行匹配，以确定是否将报文移到两个接收 缓冲器中的一个。 1.2控制逻辑控制逻辑 通过与其他模块连接，控制逻辑模块控制 MCP2515 的 设置和运行，以便传输信息与控制。 所提供的中断引脚提高了系统的灵活性。器件上有一个 多用途中断引脚及各接收缓冲器的专用中断引脚，用于 指示有效报文是否被接收并载入接收缓冲器。可选择使 用专用中断引脚。通用中断引脚和状态寄存器 （通过 SPI 接口访问）也可用来确定何时接收了有效报文。 器件还有三个引脚，用来启动将装载在三个发送缓冲器 之一中的报文立即发送出去。是否使用这些引脚由用户 决定；若不使用，也可利用控制寄存器（通过 SPI 接口
8、 访问）来启动报文发送。 1.3SPI 协议模块协议模块 MCU通过SPI接口与该器件连接。 使用标准的SPI读/写 指令以及专门的 SPI 命令来读 / 写所有的寄存器。 图图 1-1：结构框图：结构框图 SPI 接口 逻辑 SPI 总线 INT CS SCK SI SO CAN 协议 引擎 RXCAN TXCAN 控制逻辑 RX0BF RX1BF TX0RTS TX1RTS TX2RTS 发送和接收缓冲器 验收屏蔽寄存器和 CAN 模块 RESET 时序 发生器 OSC1 OSC2 CLKOUT 控制 和 中断 寄存器 验收滤波器 MCP2515 DS21801D_CN 第 4 页初稿初稿
9、 2005 Microchip Technology Inc. 图图 1-2：典型系统实现方法图 表 ：典型系统实现方法图 表 1-1：引脚说明：引脚说明 名称名称 PDIP/SOIC 引脚号引脚号 TSSOP 引脚号引脚号 I/O/P 类型 说明备选引脚功能 类型 说明备选引脚功能 TXCAN11O连接到 CAN 总线的发送输出引脚 RXCAN22I连接到 CAN 总线的接收输入引脚 CLKOUT33O带可编程预分频器的时钟输出引脚起始帧信号 TX0RTS44I发送缓冲器 TXB0 请求发送引脚或通用 数字输入引脚。 VDD上连 100k 内部 上拉电阻 通用数字输入引脚。 VDD上连 10
10、0 k 内部上拉电阻 TX1RTS55I发送缓冲器 TXB1 请求发送引脚或通用 数字输入引脚。 VDD上连 100k 内部 上拉电阻 通用数字输入引脚。 VDD上连 100 k 内部上拉电阻 TX2RTS67I发送缓冲器 TXB2 请求发送引脚或或通 用数字输入引脚。 VDD上连 100k 内 部上拉电阻 通用数字输入引脚。 VDD上连 100 k 内部上拉电阻 OSC278O振荡器输出 OSC189I振荡器输入外部时钟输入引脚 VSS910P逻辑和 I/O 引脚的参考地 RX1BF1011O接收缓冲器 RXB1 中断引脚或通用数字 输出引脚 通用数字输出引脚 RX0BF1112O接收缓冲器
11、 RXB0 中断引脚或通用数字 输出引脚 通用数字输出引脚 INT1213O中断输出引脚 SCK1314ISPI 接口的时钟输入引脚 SI1416ISPI 接口的数据输入引脚 SO1517OSPI 接口的数据输出引脚 CS1618ISPI 接口的片选输入引脚 RESET1719I低电平有效的器件复位输入引脚 VDD1820P逻辑和 I/O 引脚的正电源 NC6,15无内部连接 注：注：类型标识：I = 输入； O = 输出； P = 电源 节点 控制器 MCP2515 XCVR SPI TXRX CANH CANL 节点 控制器 MCP2515 XCVR SPI TXRX 节点 控制器 MCP
12、2515 XCVR SPI TXRX 2005 Microchip Technology Inc.初稿初稿DS21801D_CN 第 5 页 MCP2515 1.4发送 / 接收缓冲器验收屏蔽寄存器 验收滤波寄存器 发送 / 接收缓冲器验收屏蔽寄存器 验收滤波寄存器 MCP2515 有三个发送缓冲器和两个接收缓冲器，两个 验收屏蔽寄存器（分别对应不同的接收缓冲器）以及六 个验收滤波寄存器。图 1-3 的框图显示了这些缓冲器及 它们与 CAN 协议引擎的连接方法。 图图 1-3：CAN 缓冲器和协议引擎框图缓冲器和协议引擎框图 验收滤波寄存器 RXF2 R X B 1 标识符 数据字段数据字段
13、标识符 验收屏蔽寄存器 RXM1 验收滤波寄存器 RXF3 验收滤波寄存器 RXF4 验收滤波寄存器 RXF5 M A B 验收滤波寄存器 RXF0 验收滤波寄存器 RXF1 R X B 0 TXREQ TXB2 ABTF MLOA TXERR MESSAGE 报文 队列 控制 发送字节序列发生器 TXREQ TXB0 ABTF MLOA TXERR MESSAGE CRC 比较器 接收 发送 接收 错误 发送 错误 协议 REC TEC ErrPas BusOff 有限 状态 机 计数器 计数器 移位 发送 ， 接收 发送 逻辑 位 时序 逻辑 TXRX 配置 寄存器 时钟 发生器 协议 引
14、擎 缓冲器 协议 引擎 缓冲器 TXREQ TXB1 ABTF MLOA TXERR MESSAGE 验收屏蔽寄存器 RXM0 接 受 接 受 SOF MCP2515 DS21801D_CN 第 6 页初稿初稿 2005 Microchip Technology Inc. 1.5CAN 协议引擎协议引擎 CAN 协议引擎包含数个功能模块，见图 1-4。下面将对 这些模块及其功能进行介绍。 1.5.1协议有限状态机 协议引擎的核心是有限状态机 （Finite State Machine， FSM） 。 FSM 是一个定序器， 对 TX/RX 移位寄存器、 循 环冗余校验（Cyclic Redun
15、dancy Check，CRC）寄存 器和总线之间的顺序数据流进行控制。 FSM 还对错误 管理逻辑（Error Management Logic，EML）及 TX/RX 移位寄存器和缓冲器之间的并行数据流进行控制。FSM 确保了依据 CAN 协议，进行报文接收、总线仲裁、报 文发送以及错误信号发生等操作过程。 FSM 还对总线 上报文的自动重发进行处理。 1.5.2循环冗余校验 循环冗余校验寄存器产生循环冗余校验（CRC）代码。 该代码在控制字段（数据字节数为 0 的报文）或数据字 段之后被发送，并用来检查进入报文的 CRC 字段。 1.5.3错误管理逻辑 错误管理逻辑 （EML）负责将 C
16、AN 器件的故障进行隔 离。 该逻辑有两个计数器， 即接收错误计数器（Receive Error Counter， REC）和发送错误计数器 （Transmit Error Counter， TEC） 。这两个计数器根据来自位流处 理器的命令进行增减计数。根据错误计数器的计数值， CAN控制器将被设定为错误主动、 错误被动或总线关闭 三种状态。 1.5.4位时序逻辑 位时序逻辑 （Bit Timing Logic， BTL）可监控总线输 入，并根据 CAN 协议处理与总线相关的位时序操作。 BTL 在起始帧时，对从隐性状态到显性状态的总线过渡 进行同步操作 （称为硬同步） 。如果 CAN 控制器本身 不发送显性位，则在以后的隐性状态到显性状态总线过 渡时会再进行同步操作（称为再同步） 。BTL 还提供可 编程时间段以补偿传播延迟时间和相位位移，并对位时 段内的采样点位置进行定义。 对 BTL 的编程取决于波特 率和外部物理延迟时间。 图图 1-4：CAN 协议引擎框图协议引擎框图 位时序逻辑 CRC 比较器 接收 发送
